[发明专利]一种高压晶体管制备工艺

说明书

技术领域

本发明涉及一种晶体管的技术领域，尤其涉及一种高压晶体管制备工艺。

背景技术

图1是传统的横向扩散金属氧化物半导体（LDMOS）器件的示意图，请参见图1所示。对于功率集成电路中的高压半导体（MOS）器件，提高金属氧化层半导体场效晶体管（MOSFET）的输出功率需要提高漏源击穿电压，高压器件本身对高的耐压也有特殊的要求。所以提高击穿电压的问题在高压MOSFET制造中占有重要地位。为使器件能够在较高电压下工作，有必要采取一些特殊的手段改变器件结构以承载电压。器件工作电压分为漏-源电压，漏-衬电压和栅-源电压。这是较常见承载电压的地方。假设栅氧所能够承受的最大场强E不变，则只需改变栅氧厚度，即可调节最大栅氧耐压，这是最基本和常见的提高栅-源电压的方法。实际工艺中，还需要一些工艺及结构的调整来通过提高漏-源电压和漏-衬电压来提高器件工作电压。传统的LDMOS器件的源区和漏区之间有一个高阻层，称为漂移区1。高阻漂移区1的存在提高了击穿电压，并减小了漏-源两极之间的寄生电容，有利于提高频率特性。同时，由于漏端电压VDS的绝大部分降落在漂移区1上，漂移区1在沟道和漏之间起缓冲隔离的作用，削弱了的短沟道效应。因此在沟道夹断后，基本上没有沟道的长度调制效应。当漏源电压VDS增大的时候，输出电阻不会降低，沟道区也不易穿通，从而LDMOS的击穿电压不受沟道长度和掺杂水平的限制，可以进行独立的漂移区长度与栅长度的设计。此外由于一般高压工艺没有轻掺杂漏区（LDD）工艺，因此会在漏区额外增加浅沟道隔离（STI）隔离工艺，使漏端电流的电流通路增长同时减小器件的热载流子效应。

专利号为201010100430.2的半导体高压器件的结构及其制作方法，所述半导体高压器件呈左右对称的结构，靠近对称轴的位置设置有高压晶体管结构，在所述高压晶体管的外围设置有多个同心的环状PN结，在最外层的PN结外侧设置有与环状PN结同心的终端环沟槽，所述终端环沟槽内用氧化硅完全填充；各所述环状PN结形成于N型外延层中，各所述环状PN结的P型区由形成于所述N型外延层中、且是从所述N型外延层的表面往底部延伸一定深度的P型掺杂区组成；各所述环状PN结的N型区是由在横向位置上和所述P型区相邻接的所述N型外延层的一部分组成；所述终端环沟槽为部分所述N型外延层被去除后形成的沟槽，所述终端环沟槽的深度大于各所述环状PN结的P型区的深度。但该专利是通过在环状PN结外围设置终端环沟槽，使得环状PN结的数量可以大大减少，只占用较小的芯片面积，并达到更好的器件耐压性能。

专利号为02146360.3的半导体装置的制造方法，用于在同一半导体衬底上制造具有不同漏极耐压能力的高压MOS晶体管与低压MOS晶体管的半导体装置，所述制造方法的特征在于包括以下步骤：在所述衬底的上方已形成的第一绝缘膜上形成栅极后，在包含所述栅极的所述衬底表面形成第二绝缘膜，通过蚀刻已形成的所述第二绝缘膜，在所述栅极的侧面形成由所述第二绝缘膜构成的侧壁；(b)通过引入杂质元素，形成漏极区及源极区；所述步骤(b)中包括：(b1)形成至少在所述高压MOS晶体管的理应形成所述漏极区及源极区的漏极-源极形成区上部打开、至少对所述高压MOS晶体管的所述栅极与所述漏极区或所述源极区之间应形成补偿区的补偿形成区进行覆盖的第一掩膜；(b2)利用形成的所述第一掩膜，通过蚀刻，至少将所述漏极-源极形成区上的绝缘膜从在所述衬底上已形成的所述绝缘膜中去除；以及(b3)利用已有的所述第一掩膜，在所述漏极-源极形成区引入所述杂质元素。但该专利使得高压MOS晶体管的栅极周边的绝缘膜的下层区的半导体不致被硅化，因而控制下层区的半导体由于硅化而导致的漏极耐压的降低，使高压MOS晶体管耐压。

发明内容

鉴于上述问题，本发明提供一种高压晶体管制备工艺。

本发明解决技术问题所采用的技术方案为：

一种高压晶体管制备工艺，其中，包括：步骤一：在有源区定义之前，进行高压阱注入以及轻掺杂的源漏注入形成漂移区；步骤二：完成有源区的定义，生长高压栅氧和覆盖于所述高压栅氧上表面的多晶硅，形成多晶硅栅极；步骤三：制备二氧化硅层覆盖所述栅极和所述有源区的表面；步骤四：刻蚀所述二氧化硅层，在栅极边缘形成厚侧壁隔离介质，所述厚侧墙隔离介质的宽度与所述多晶硅的厚度相同；步骤五：进行源漏重掺杂注入。

上述的一种高压晶体管制备工艺，其中，步骤二中，生长的高压栅氧的栅氧厚度在至之间。

上述的一种高压晶体管制备工艺，其中，步骤三中，采用化学气相沉积法制备所述二氧化硅层。