[发明专利]半导体装置及其制造方法

说明书

相关申请的交叉引用：本申请享受以日本专利申请2013－188156号（申请日：2013年9月11日）为基础申请的优先权。本申请通过参照该基础申请而包含该基础申请的全部内容。

技术领域

实施方式一般地讲涉及半导体装置及其制造方法。

背景技术

作为具有整流功能的半导体装置，已知有使肖特基势垒接合和pn接合混合存在的JBS（Junction Barrier Schottky（碳化硅结势垒肖特基））二极管。JBS二极管具有在n型半导体区域内形成的多个p型半导体区域、以及与n型半导体区域及p型半导体区域接触的肖特基势垒金属。JBS二极管是在逆向偏置时缓和n型半导体区域与肖特基电极的界面处的电场、降低泄露的构造。在半导体装置中，实现对浪涌电压等的进一步的耐量提高是很重要的。

发明内容

本发明的实施方式提供一种能够实现对浪涌电压等的耐量提高的半导体装置及其制造方法。

实施方式的半导体装置包含第一半导体区域、第二半导体区域、第三半导体区域、第一电极及第二电极。

所述第一半导体区域具有第一导电型。

所述第一电极设置在所述第一半导体区域之上。

所述第二半导体区域具有第二导电型，设置在所述第一半导体区域与所述第一电极之间。

所述第三半导体区域具有第二导电型，设置在所述第一半导体区域与所述第一电极之间。所述第三半导体区域具有第一部分和深度比第一部分浅的第二部分。在第三半导体区域的第一半导体区域侧，由第一部分和第二部分构成有凹凸形状。

所述第二电极设置在所述第一半导体区域的与所述第一电极相反的一侧。

附图说明

图1是示例第一实施方式的半导体装置的构成的示意剖视图。

图2是示例第一实施方式的半导体装置的构成的示意俯视图。

图3是示例电场强度分布的图。

图4A～图4C是示例半导体装置的制造方法的示意剖视图。

图5A～图5C是示例半导体装置的制造方法的示意剖视图。

图6A及图6B是示例半导体装置的制造方法的示意剖视图。

图7是示例第二实施方式的半导体装置的构成的示意剖视图。

图8A及图8B是示例第三实施方式的半导体装置的构成的示意俯视图。

具体实施方式

以下，基于附图对本发明的实施方式进行说明。在以下的说明中，对相同的构件赋予相同的附图标记，对于已经说明过的构件等适当地省略其说明。此外，在以下的说明中，n^＋、n、n^－及p^＋、p、p^－的表达方式表示各导电型中的杂质浓度的相对高低。即表示＋的个数越多则杂质浓度相对越高，－的个数越多则杂质浓度相对越低。此外，在以下的说明中，作为一个例子而举出将第一导电型作为n型、将第二导电型作为p型的具体例。

（第一实施方式）

图1是示例第一实施方式的半导体装置的构成的示意剖视图。

图2是示例第一实施方式的半导体装置的构成的示意俯视图。

图1中示出了图2所示A－A线的示意剖视图。图2中，位于阳电极（第一电极）81下侧的构成用虚线来表示。

如图1所示，本实施方式的半导体装置110具备n^－－型半导体区域（第一半导体区域）11、阳电极（第一电极）81、第一p型半导体区域（第二半导体区域）20、第二p型半导体区域（第三半导体区域）30以及阴电极（第二电极）82。半导体装置110包含JBS二极管及雪崩二极管。半导体装置110也可以还具备n^－型半导体区域（第四半导体区域）40、p^＋型半导体区域（第五半导体区域）50及p^－型半导体区域（第六半导体区域）60中的至少任一个。

n^－－型半导体区域11例如设置在n^＋型的基板10之上。基板10使用例如炭化硅（SiC）基板。例如在基板10中含有六方晶的SiC（例如4H－SiC）。基板10是例如通过升华法来制作的SiC的体基板。基板10中掺杂有n型的杂质（例如，氮（N））。基板10的杂质浓度例如为1×10¹⁸cm^－3以上5×10¹⁸cm^－3以下程度。