[发明专利]半导体存储装置及闪存存储器的编程方法

说明书

技术领域

本发明涉及一种半导体存储装置，特别是涉及一种NAND型闪存存储器(flash memory)的编程方法。

背景技术

典型的NAND型闪存存储器包含形成有多个NAND串(NAND string)的存储器阵列，NAND串包含串联连接的多个存储器单元及连接于其两端的位线选择晶体管(transistor)及源极线选择晶体管。图1为表示形成于存储器阵列内的NAND串的组成的电路图。在存储器区块内，沿行列方向形成有多个将多个存储器单元串联连接而成的NAND串(以下称作单元组(cell unit)NU)。如图所示的例子中，1个单元组NU的组成包括串联连接的32个存储器单元MCi(i＝0,1,…,31)以及连接至其两端的位线选择晶体管TD和源极线选择晶体管TS。位线选择晶体管TD的漏极连接至其所对应的1条位线BL，源极线选择晶体管TS的源极连接至共同源极线SL。存储器单元MCi的控制栅极连接至字线WLi。位线选择晶体管TD和源极线选择晶体管TS的栅极分别连接至与字线WLi平行延伸的选择栅极线SGD和SGS。

一般来说，存储器单元包括具有形成于P井内N型扩散区的源极/漏极、形成于源极/漏极之间的通道之上的穿隧氧化物层膜、形成于穿隧氧化物层膜上的浮动栅极(电荷蓄积层)以及通过介电质膜形成于浮动栅极上的控制栅极。一般而言，当浮动栅极没有蓄积电荷时，也就是写入数据「1」时，阈值为负，而内存单元为正常开启(normally on)。当电子蓄积于浮动闸极中时，也就是写入数据「0」时，阈值往正值方向偏移，而存储器单元为正常关闭(normally off)。

图2是表示在闪存存储器的各动作时所施加的偏压电压的一例的表格。读出动作中，对位线施加正电压，且对所选择的字线施加电压，对非选择字线施加读出的非选电压(例如4.5V)，对选择栅极线SGD、SGS施加正电压(例如4.5V)，使位线选择晶体管TD、源极线选择晶体管TS接通，并对共用源极线SL施加0V。如此，经由位线读出所选择的字线的页面数据(page data)，并检测读出的单元的阈值是否高于施加至选择字线的电压。

编程(写入)动作中，对所选择的字线施加高电压的编程电压Vprg(15V～20V)，对非选择的字线施加中间电位(例如10V)，使位线选择晶体管TD接通，且使源极线选择晶体管TS断开，而将与“0”或“1”的数据对应的电位供给至位线BL。删除动作中，对区块内的所选择的字线施加0V，对P井施加高电压(例如20V)，且将浮动栅极的电子抽出至基板，由此以区块为单位删除数据。该关于NAND型闪存存储器更详细的叙述可参考日本专利特开2011-253591号公报。

闪存存储器需具有一定的耐久性(endurance)(数据改写次数)或数据保持特性。在FN穿隧(Fowler-Nordheim tunneling)电流流过栅极氧化膜时，若一部分电子被氧化膜捕获并在氧化膜中储存该电子，则即便对控制栅极施加电压，FN穿隧电流也难以流过，此会对数据改写次数带来限制。此外，若储存在浮动栅极中的电荷随着时间经过而泄漏，则会失去所存储的数据。因此，理想中需使包围浮动栅极的绝缘膜的特性不会劣化。然而，在先前的编程方式中，是对控制栅极施加高电压，使基板(P井)为0V，且对隧道氧化膜施加高电场以藉由FN穿隧效应注入电子，然而，对氧化膜施加高电场并反复地进行编程与删除动作，会导致氧化膜的可靠性降低。

发明内容

本发明的目的在于解决上述先前问题，而提供一种改善存储器单元绝缘膜可靠性的编程方法与半导体存储装置。

本发明的提供一种编程方法，适用于闪存存储器装置，其中所述闪存存储器包含：存储器阵列，且所述存储器阵列在第1导电型的第1半导体区域内形成有多个NAND型单元组；其中所述编程方法包含：使包含编程单元的单元组与对应的位线电性分离，且使未包含编程单元的单元组电性耦合于对应的位线；对所选择的字线施加编程电压，且对非选择的字线施加非选电压；在施加所述编程电压的期间，使所述第1半导体区域内产生载子；以及对所述编程单元注入热载子。