[发明专利]电源电路和半导体装置

说明书

技术领域

本文所讨论的实施例涉及一种电源电路和半导体装置。

背景技术

在用作向微控制器、存储器等提供电力的电源电路的片上稳压器（on-chip regulator）中，存在诸如实现低功耗、不附接外部电容器的无电容（Cap-Free）系统（减少端子，减少外部组件）的要求。然而，线性稳压器的响应特性取决于电路的消耗电流，因此，反馈回路由于低功耗而变得迟滞，并且难以跟随输出电压的变化。此外，不附接电容器导致输出电压的变化量增加。因此，在线性稳压器中，如果实现低功耗并且使用无电容系统，则相对于负载变化的响应特性变差，并且如果例如负载急剧变化而且输出电压变化很大，则直到输出电压稳定需要很多时间。作为实现降低功耗、使用无电容系统并且可以提供稳定电压的线性稳压器的一种方法，例如，如图8所示（例如，参考专利文献1）提出了一种方法，其中除了反馈回路之外还提供控制输出电压的控制电路。

图8是示出常规电源电路（线性稳压器）的配置示例的视图。图8所示的电源电路包括误差放大器101、使用P沟道晶体管的输出晶体管TR101、电阻器R101、R102、电容器C101、防过冲/下冲电路103以及晶体管TR102、TR103。负载102耦合到电源电路的输出端。VREF是从未示出的基准电压电路提供的恒定基准电压，VDD是电源电路的输出电压，VGATE是提供给输出晶体管TR101的栅极端的电压，VFB是通过以串联耦合的电阻器R101、R102对输出电压VDD进行分压而产生的分压。

在图8所示的电源电路中，当根据输出电压VDD的分压VFB变得低于基准电压VREF时，误差放大器101的输出电压降低，并且提供给输出晶体管TR101的栅极的电压VGATE降低。其结果是，输出晶体管TR101的导通电阻降低，并且输出电压VDD增加。另一方面，当与输出电压VDD相应的分压VFB高于基准电压VREF时，误差放大器101的输出电压增加，并且提供给输出晶体管TR101的栅极的电压VGATE增加。其结果是，输出晶体管TR101的导通电阻增加，并且输出电压VDD降低。如上所述，电源电路控制使得从输出端输出恒定的电压作为输出电压VDD。

这里，当至负载102的负载电流Ild变化时，电源电路的输出电压VDD因负载电流Ild的变化而改变。例如，如图9所示，当负载102变重而负载电流Ild急剧增加时（时刻T101），电源电路的输出电压VDD降低。另外，当负载102变轻并且负载电流Ild急剧减小时（时刻T102），电源电路的输出电压VDD升高。为了抑制上述由于负载电流Ild的变化引起的输出电压的改变，防过冲/下冲电路103监视输出电压VDD，并且根据如图8所示的电源电路中的输出电压VDD的AC分量执行对晶体管TR102、TR103的控制。

在输出电压VDD处于过冲状态时，防过冲/下冲电路103通过将晶体管TR102设定为导通状态（接通（continuity）状态）以降低输出电压VDD来抑制变化量。在输出电压VDD处于下冲状态时，防过冲/下冲电路103通过将晶体管TR103设定为导通状态（接通状态）以降低提供给输出晶体管TR101的栅极的电压VGATE来抑制输出电压VDD的变化量。如上所述，图8所示的电源电路降低由于负载电流的急剧变化而引起的输出电压VDD的过冲和下冲，以抑制输出电压VDD的变化。

[专利文献1]日本特开专利公开号2010-191885

在图8所示的电源电路中，例如，当负载102是存储器时，当该存储器活跃地运行，诸如向该存储器写入数据和从该存储器读取数据时，产生负载电流Ild。如图10所示，考虑这样的情况：在PA期间反复执行向该存储器写入数据等，并且此后在存储器不工作的状态下经过时刻T111到时刻T112的间歇期，然后从时刻T112起在PB期间再次反复执行向该存储器写入数据等。

图8所示的电源电路仅根据电源电路的输出电压VDD的AC分量来执行对晶体管TR102、TR103的控制。因此，如图10所示，负载电流Ild在PA期间反复产生，并且此后，负载电流Ild在时刻T111突然消失，因为通过反馈回路的电源电路的响应迟滞并且对输出晶体管TR101的控制延迟，所以输出电压VDD过冲。