[发明专利]一种具有智能优化循环指令模块功能的自学习系统

说明书

技术领域

本发明属于半导体领域，涉及一种存储结构，尤其涉及一种具有智能优化循环指令模块功能的自学习系统。

背景技术

传统处理器系统设计中的中央处理器单元访问外部存储器的结构如图1所示，1是中央处理器，2是高速缓存存储器，3是主存储器，4是外部存储器。中央处理器通过系统总线访问高速缓存存储器，存放在外部存储器中的指令或数据，先导入到主存储器中，然后从主存储器导入到片上高速缓存存储器中，存在高速缓存存储器中的指令或数据再被中央处理器直接访问。在整个结构中，因为高速缓存存储器和主存储器是易失性存储器，所以在系统掉电后存放在里面的指令或数据就会全部丢失，因此在系统每次上电或者被唤醒时，指令或数据需要重新从外部存储器中导入到主存储器中，然后再导入到高速缓存存储器中，被中央处理器读取。指令或数据从外部存储器导入至高速缓存存储器中，会消耗大量的功耗，随着导入次数增多，功耗也逐渐增大。

图2是微控制器系统结构图，图中1是微控制器，2是嵌入式非易失性存储器，比如闪存（flash）等，微控制器通过系统总线访问非易失性存储器，所有的指令或数据都是存放在非易失性存储器中，微控制器可直接访问非易失性存储器中的指令或数据。存储在非易失性存储器中的指令或数据，在掉电后，不丢失，每次系统上电或者被唤醒时，微控制器可以直接从非易失性存储器中读取指令或数据，不需要像处理器系统那样重新从外部存储器导入指令或数据，节省了大量的功耗。但由于嵌入式非易失性存储器的数据读取访问速度远远低于静态随机访问存储器，比如处理器系统中的高速缓存模块，所以微控制器系统的运行速度远远低于处理器系统，只适用于特定应用环境，而不是实时高速系统。并且随着非易失性存储器的密度增大，微控制器在读取指令或数据时，读取速度也随之降低，同时也会导致读取指令或数据时产生的功耗也会相应的增大。

假如被中央处理器或者微控制器读取的指令模块是如图3的一种循环结构，如图所示指令开始执行经过功能模块A，到功能模块B，功能模块B中指令按照顺序依次执行模块L1、L2、L3、直至Ln，执行完Ln后根据判断条件可以返回L1重复执行多次，之后进入到功能模块C中。执行完功能模块C后进入到功能模块D，功能模块D中指令按照顺序依次执行模块L11、L12、L13、直至L1n，执行完L1n后根据判断条件可以返回到功能模块D的L11中重复执行，或者返回到功能模块B重复执行，或者接着执行后续的功能模块。循环执行的指令模块特征是虽然代码量有可能不是很大，但因为会被重复读取和执行，所以会被中央处理器或微控制器频繁地从存储器中调用，从而多次消耗相同的功耗。从逻辑上来说，中央处理器或微控制器访问循环指令模块中的各个单条指令消耗的能量要比读取其它非循环模块中的相同指令消耗的能量要大的多。

对于如图1的处理器系统来说，在读取如图3的循环结构的指令或数据时，当读取到功能模块A，功能模块A从外部存储器导入到主存储器，然后再导入到高速缓存存储器中，被中央处理器直接读取。紧接着开始读取功能模块B，功能模块B中的模块L1，L2，L3等，依次从外部存储器导入到主存储器，再导入到高速缓存存储器中。当读取到功能模块C时，假如功能模块C的代码量相对较大，其占用大量的片上高速缓存存储器的资源，所以当功能模块C被导入到高速缓存存储器中时，暂存在高速缓存存储器中的功能模块A和功能模块B会被功能模块C替换掉。当中央处理器在读取功能模块D时，因为功能模块C在高速环存储器中占用了大量的资源，所以再把功能模块D导入到高速缓存存储器时，部分功能模块C会被功能模块D取代。在执行完功能模块D后，假如系统判断出需要返回到功能模块B中重复执行，因为高速缓存存储器中暂存的没有功能模块B，所以功能模块B需要又一次从外部存储器中导入到高速缓存存储器中。依次类推，功能模块B，功能模块C和功能模块D都需要从外部存储器中重复导入到高速缓存器中多次。由此可见，处理器系统在读取循环结构的指令或数据时，因重复导入功能模块产生的功耗，随着循环（从L1到L1n）次数增多而增多。