[发明专利]一种基于FPGA的CCD动态高精度时序信号产生电路

说明书

技术领域

本发明属于航天遥感器技术领域，涉及一种基于FPGA的CCD动态高精度时序信号产生电路。

背景技术

CCD芯片是航天遥感相机视频电子系统中的关键器件。在航天遥感相机视频电子系统中，CCD传感器在FPGA时序逻辑控制下接收来自光学系统的光信号，完成光信号到电信号的转换，将转换后的电信号经过信号处理器相关双采样、A/D转换等操作后转换为数字信号，再传送给FPGA芯片进行数字信号处理，完成多路图像信号的合成、图像处理及输出成像。其中FPGA芯片是系统的控制核心，用于产生CCD传感器控制时序，产生信号处理器控制时序，产生多路图像数据合成、图像处理及数传时序，航天遥感相机视频电子系统原理框图如图1所示。由于航天遥感相机应用环境要求较高，为了获得高质量、高分辨率遥感图像，在视频电子系统的研制过程中，需要对系统控制核心FPGA芯片产生的CCD控制时序进行精确调节，一些高速驱动信号的精度需要控制在±250ps之内。为了满足航天遥感相机高实效性和高分辨率的要求，供给CCD工作的驱动信号要具有高速、高质量的特点，传统的单纯通过FPGA逻辑产生CCD时序信号已经不能满足需求，有必要进行改进。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种基于FPGA的CCD动态高精度时序信号产生电路，实现了对应用于航天相机视频电子系统的CCD进行动态高精度时序控制。

本发明的技术方案是：一种基于FPGA的CCD动态高精度时序信号产生电路，包括数字时钟管理单元、分频器单元、通道延时精调单元、组合逻辑单元；

数字时钟管理单元利用DCM的动态配置特性产生时钟频率可变的主时钟，送至分频器单元；

由数字时钟管理单元产生的频率可变的主时钟经分频器单元后产生两路高速驱动源信号CR_P、CR_N，并送至通道延时精调单元；

通道延时精调单元对两路高速驱动源信号CR_P、CR_N分别进行调节，选取相位差为90度，并满足预设的误差精度阈值的两组高速驱动源信号CR_P1～CR_P8、CR_N1～CR_N8，送至组合逻辑单元；其中所述两组高速驱动源信号CR_P1～CR_P8和CR_N1～CR_N8是一一对应的，即CR_P1与CR_N2相位差为90°，CR_P2与CR_N1相位差为90°，CR_P3与CR_N4相位差为90°，CR_P4与CR_N3相位差为90°，CR_P5与CR_N6相位差为90°，CR_P6与CR_N5相位差为90°，CR_P7与CR_N8相位差为90°，CR_P8与CR_N7相位差为90°；

组合逻辑单元对两组高速驱动源信号CR_P1～CR_P8、CR_N1～CR_N8两两进行同或、异或运算，产生CCD水平转移信号CR1和CR2，并发送给外部CCD驱动电路进行CCD时序控制；所述信号CR1包括CR1SL、CR1SR、CR1BL、CR1BR，信号CR2包括CR2SL、CR2SR、CR2BL、CR2BR，其中CR_P1与CR_N2同或产生CR1SL，CR_P2与CR_N1异或产生CR2SL，CR_P3与CR_N4同或产生CR1SR，CR_P4与CR_N3异或产生CR2SR，CR_P5与CR_N6同或产生CR1BL，CR_P6与CR_N5异或产生CR2BL，CR_P7与CR_N8同或产生CR1BR，CR_P8与CR_N7异或产生CR2BR。

所述的分频器单元包括4位计数器；主时钟信号进入分频器单元，由4位计数器产生两路16分频高速驱动源信号CR_P、CR_N。

所述的通道延时精调单元包括至少16个8步延时微调子单元和第一数据选择器；每个8步延时微调子单元包括8个延迟单元和第二数据选择器，8个延迟单元顺序相连，同时每个延迟单元的输出端均与第二数据选择器相连；每个第二数据选择器的输出端均连接至第一数据选择器；两路高速驱动源信号CR_P、CR_N分别进入各自的通道延时精调单元，通过各自的8步延时微调子单元进行延时微调操作，输出不同延时的调节信号，并依次通过各自的第一数据选择器、第二数据选择器，选择出相位差为90度，并满足预设的误差精度阈值的两组高速驱动源信号CR_P1～CR_P8、CR_N1～CR_N8。

本发明与现有技术相比的优点在于：

1、本发明提高了航天遥感相机视频电子系统CCD高速驱动信号的控制精度，高低电平占空比控制在（50±0.5）％，高速驱动信号的相对相位精确可调，20MHz高速驱动信号下占空比的误差在±250ps之内；