[发明专利]一种输出缓冲电路、阵列基板和显示装置

权利要求书

1.一种输出缓冲电路，包括第一级运放电路和第二级运放电路，其特征在于，还包括反馈电路；

所述第一级运放电路，用作差分输入电路；

所述第二级运放电路，用作有源负载的共源级放大电路；

所述反馈电路，设置在第一级运放电路和第二级运放电路之间，用于提供偏置电压以及交替提供拉电流和灌电流的驱动能力。

2.如权利要求1所述的输出缓冲电路，其特征在于，所述第一级运放电路包括：

第一晶体管，栅极连接信号输入端；

第二晶体管，漏极连接所述第一晶体管的漏极；

第三晶体管，源极连接电源电压，漏极连接所述第一晶体管的源极；

第四晶体管，源极连接电源电压，栅极连接漏极，并且栅极连接所述第三晶体管的栅极，漏极还连接所述第二晶体管的源极；

第五晶体管，栅极连接偏置电压输入端，源极连接所述第一晶体管的漏极和所述第二晶体管的漏极，漏极连接到公共连接端电压；

其中第一晶体管、第二晶体管和第五晶体管为NMOS管，第三晶体管和第四晶体管为PMOS管。

3.如权利要求1所述的输出缓冲电路，其特征在于，所述第二级运放电路包括：

第九晶体管，栅极连接第一级运放电路中所述第一晶体管的源极和所述第三晶体管的漏极，源极连接电源电压，漏极连接第一级运放电路中所述第二晶体管的栅极；

第十晶体管，栅极连接偏置电压输入端和第一级运放电路中所述第五晶体管的栅极，源极连接所述第九晶体管的漏极和第一级运放电路中所述第二晶体管的栅极，漏极连接公共连接端电压；

其中第九晶体管为PMOS管，第十晶体管为NMOS管。

4.如权利要求1所述的输出缓冲电路，其特征在于，所述反馈电路包括：

第六晶体管，栅极连接第一级运放电路中所述第一晶体管的源极、所述第三晶体管的漏极和第二级运放电路中所述第九晶体管的栅极，源极连接电源电压；

第七晶体管，栅极连接偏置电压输入端、第一级运放电路中所述第五晶体管的栅极和第二级运放电路中所述第十晶体管的栅极，漏极连接公共连接端电压；

第八晶体管，栅极连接所述第六晶体管的漏极和所述第七晶体管的源极，源极连接信号输出端、第二级运放电路中所述第九晶体管的漏极和第二级运放电路中所述第十晶体管的源极，漏极连接公共连接端电压；

其中第六晶体管和第八晶体管为PMOS管，第七晶体管为NMOS管。

5.如权利要求4所述的输出缓冲电路，其特征在于，还包括稳压电容，所述稳压电容的第一端连接所述第八晶体管的源极，并和第八晶体管组成源极跟随器，以提供灌电流输出能力，稳压电容的第二端和所述第八晶体管的漏极共同连接到公共连接端电压。

6.一种阵列基板，其特征在于，所述阵列基板包括权利要求1-5中任一项所述的输出缓冲电路。

7.一种显示装置，其特征在于，所述显示装置中包括权利要求6所述的阵列基板。