[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

在半导体技术领域中，全环栅（Gate-All-Around；简称GAA）硅纳米线（nano-wire）场效应晶体管是在未来的超小尺寸CMOS技术中最有应用前景的器件结构之一。

然而，现有技术中很少有资料披露，在这一类型的器件中，二极管和双极型晶体管的结构是怎样的以及如何在体硅衬底上制造这一器件。

因此，如何在半导体器件的制造方法中，在制造体硅全环栅（GAA）晶体管器件的同时，在体硅衬底上完成二极管和双极型晶体管制造，已经成为半导体产业界亟待解决的技术问题。

发明内容

为了解决上述问题，本发明提出一种半导体器件结构及其制造方法。

本发明提供一种半导体器件的制造方法，所述方法包括：

步骤S101：提供包括第一衬底和位于其上的第二衬底的半导体衬底，对所述第二衬底进行刻蚀以形成悬挂的硅纳米线；

步骤S102：对所述硅纳米线进行离子注入以形成具有第一掺杂类型的硅纳米线；

步骤S103：在所述硅纳米线的中间区域形成环绕所述硅纳米线的具有第二掺杂类型的第一外延掺杂层；

步骤S104：在所述第一外延掺杂层的中间区域形成环绕所述第一外延掺杂层的具有第一掺杂类型的第二外延掺杂层；

其中，第一掺杂类型为N型或P型掺杂，第二掺杂类型为P型或N型掺杂；所述硅纳米线与所述第一外延掺杂层构成二极管；所述硅纳米线与所述第一外延掺杂层以及所述第二外延掺杂层构成双极型晶体管，其中所述硅纳米线为所述双极型晶体管的集电极，所述第一外延掺杂层为所述双极型晶体管的基极，所述第二外延掺杂层为所述双极型晶体管的发射极。

可选地，在所述步骤S101中，在形成所述硅纳米线之前还包括对所述第二衬底进行硅原子注入以定义硅纳米线所在区域的步骤。

可选地，在所述步骤S101中，所述第一衬底为P型衬底，所述第二衬底为非晶硅衬底；并且，所述第一掺杂类型为N型掺杂，第二掺杂类型为P型掺杂。

可选地，在所述步骤S101中，所述第一衬底为P型衬底，所述第二衬底为非晶硅衬底，所述半导体衬底还包括位于所述第一衬底与所述第二衬底之间的深掺杂N阱，并且，所述第一掺杂类型为P型掺杂，第二掺杂类型为N型掺杂。

可选地，在所述步骤S101与所述步骤S102之间还包括步骤S1012：通过退火工艺对所述硅纳米线进行晶化。

可选地，所述步骤S103包括：

步骤S1031：对所述硅纳米线进行氧化以形成覆盖所述硅纳米线的氧化物层；

步骤S1032：通过刻蚀去除所述氧化物层位于所述硅纳米线的中间区域的部分以形成掩膜层；

步骤S1033：在所述硅纳米线未被所述掩膜层覆盖的区域通过外延生长工艺形成环绕所述硅纳米线的具有第二掺杂类型的第一外延掺杂层。

可选地，在所述步骤S104中，在形成所述第二外延掺杂层的同时，在所述硅纳米线的两端形成连接所述硅纳米线的连接端子。

可选地，所述第一外延掺杂层选自具有第二掺杂类型的硅、锗硅、砷化镓或碳硅中的至少一种，所述第二外延掺杂层选自具有第一掺杂类型的硅、锗硅、砷化镓或碳硅中的至少一种。

可选地，在所述步骤S104之后还包括步骤S105：形成层间介电层以及用于连接所述硅纳米线、所述第一外延掺杂层和所述第二外延掺杂层的互连结构，其中，在形成所述互连结构之前，在所述硅纳米线、所述第一外延掺杂层和所述第二外延掺杂层与所述互连结构相接触的区域形成金属硅化物。

本发明还提供一种半导体器件，包括半导体衬底、位于所述半导体衬底上的硅纳米线、环绕所述硅纳米线的中间区域的第一外延掺杂层以及环绕所述第一外延掺杂层的中间区域的第二外延掺杂层；其中，所述半导体衬底包括第一衬底和位于其上的第二衬底，所述硅纳米线位于所述第二衬底之上，所述硅纳米线和所述第二外延掺杂层具有第一掺杂类型，所述第一外延掺杂层具有第二掺杂类型，所述硅纳米线与所述第一外延掺杂层构成二极管，所述硅纳米线与所述第一外延掺杂层以及所述第二外延掺杂层构成双极型晶体管，其中所述硅纳米线为所述双极型晶体管的集电极，所述第一外延掺杂层为所述双极型晶体管的基极，所述第二外延掺杂层为所述双极型晶体管的发射极；其中，第一掺杂类型为N型掺杂或P型掺杂，第二掺杂类型为P型掺杂或N型掺杂。