[发明专利]待调度验证的非易失性写入缓冲器数据保留

说明书

发明概述

本发明的各个实施例一般涉及管理数据存储设备中的数据。

根据一些实施例，非易失性（NV）缓冲器适于存储具有所选逻辑地址的输入写入数据。写入电路适于当在所述NV缓冲器中保留所述存储的输入写入数据时，向NV主存储器传输所述输入写入数据的副本。验证电路适于在预定逝去时间间隔结束时，执行验证操作以验证所述输入写入数据的副本成功传输到所述NV主存储器。

鉴于下文的详细讨论和附图，可以理解表征本发明实施例的这些和其他特征以及方面。

附图简述

图1提供根据本发明的各种实施例的数据存储设备的功能框图表示。

图2示出根据一些实施例的图1的设备的各方面。

图3示出来自图2的闪速存储器的闪速存储器单元格。

图4示意地表示了根据一些实施例的闪速存储器单元格的阵列的一部分。

图5示出图2的闪速存储器阵列的擦除块。

图6表示用于图2的非易失性（NV）写入缓冲器的自旋力矩转移随机存取存储器（STRAM）单元格。

图7示出用于图2的非易失性（NV）写缓冲器的阻抗随机存取存储器（RRAM）单元格。

图8示出用于图2的非易失性（NV）写入缓冲器的相变随机存取存储器（PCRAM）单元格。

图9是根据一些实施例的NV缓冲器的可重写非易失性存储器单元格的布置的示意图。

图10提供了使用图9所配置的可改写存储单元格的NV缓冲器的示例性格式。

图11示出根据一些实施例由图2的设备执行的示例性验证操作。

图12示出根据一些实施例由图2的设备执行的比较运算。

图13示出了根据进一步实施例由设备产生哈希值。

图14示出根据一些实施例由图3的电路产生的哈希值的使用。

图15表示在根据一些实施例数据的不同写入模式的使用。

图16是根据本公开的各种实施例一般性表示可以执行的步骤的DATAWRITE例程。

发明详述

本发明总体上涉及到在数据存储设备中管理数据。

非易失性（NV）存储器倾向于以该方式存储数据：诸如从存储设备去除电源之后，所存储的数据保留在存储器中，而不需要刷新操作以保持数据状态。

可以执行写入验证操作（有时被称为读/写验证操作或简单地验证操作）以确保在写操作期间数据已被成功地写入到非易失性存储器中。

通常，验证操作可必需暂时在本地缓冲存储器中缓存数据，将数据写入到主存储器，以使数据从局部缓冲器复制到主存储器，从主存储器读取数据集，以及比较从主存储器读回的数据与在本地缓冲器中的原始数据集。如果两个数据集匹配，写入操作可以被验证为已取得成功，以及本地缓冲器中的原始数据集可以被抛弃或以其他方式丢弃，以为其他数据腾出空间。

如果在完成验证操作之前发生停电或其他干扰事件，或者如果在验证操作之前数据损坏或从本地缓存抛弃，如果写操作是不成功的，数据可能会丢失。由于这些风险，通常在将数据传输到NV主存储器之前，使用非易失性（NV）本地缓冲器以临时存储高优先级的写入数据。

在NV缓冲器中缓冲输入数据实质上可以确保数据总是存储在NV存储器中，这往往会降低数据丢失的风险。此外，在NV缓冲器中缓冲输入数据允许一旦主机接收数据则命令完成状态安全地发往主机设备，允许随后的写入操作将数据移动到NV主存储器以便在更适当的时间执行，而不需要写入操作立刻给予响应。

虽然可操作，仍然存在持续的需要用于改进将写入数据传输到NV主存储器的方式。因此，本发明的各种实施例一般针对在数据存储系统中提高数据完整性和系统可靠性。

如下面所解释的，各个实施例中通常采用NV主存储器（诸如闪速存储器），所述NV主存储器存储来自主机设备的用户数据。NV写入缓冲器用于临时缓冲待传输到主存储器的写入数据。NV写入缓冲器可采取非闪速NV结构，诸如磁性随机存取存储器（MRAM），自旋力矩转移随机存取存储器（STRAM），阻抗随机存取存储器（RRAM），相变随机存取存储器（PCRAM），等等。

输入的写入数据被存储在NV写入缓冲器中，以及写入操作被调度并执行以从NV缓冲器向NV主存储器复制写入数据。一旦数据已被传输到NV主存储器，启动预定的逝去时间间隔。