[发明专利]在多层存储器结构中存储纠错码有效
申请号: | 201410045165.0 | 申请日: | 2014-02-07 |
公开(公告)号: | CN103984605B | 公开(公告)日: | 2018-03-30 |
发明(设计)人: | R·J·高斯;M·A·盖尔特纳;A·帕塔波蒂安 | 申请(专利权)人: | 希捷科技有限公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10;G06F12/0897 |
代理公司: | 上海专利商标事务所有限公司31100 | 代理人: | 何焜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多层 存储器 结构 存储 纠错码 | ||
1.一种在多层存储器结构中存储纠错码的方法,包括:
在多层存储器结构的第一非易失性存储器层中存储数据对象;
生成在读取操作期间检测数据对象中至少一个位错误的ECC数据集;以及
在多层存储器结构的不同的第二非易失性存储器层中存储所述ECC数据集,
其中,存储步骤包括:响应于和数据对象的大小相关的ECC数据集的大小,在所述多层存储器结构中从多个可用较低层选择所述第二非易失性存储器层,
其中,响应于与所述数据对象相关联的数据属性和与所述第二非易失性存储器层相关联的存储属性,选择所述第二非易失性存储器层,
其中,所述ECC数据集具有根据与所述数据对象相关联的数据属性和与其中存储了ECC数据集的所述第二非易失性存储器层相关联的存储属性而选择和调整的大小和强度。
2.如权利要求1所述的方法,其中所述多层存储器结构包括多个非易失性存储器层,各个非易失性存储器层具有不同的数据传输属性并对应从最高到最低的顺序按优先级顺序配置的存储器单元格结构。
3.如权利要求2所述的方法,其中在多层存储器结构中,所述第一非易失性存储器层是比起所述第二非易失性存储器层的较高层。
4.如权利要求2所述的方法,其中在多层存储器结构中,所述第一非易失性存储器层是比起所述第二非易失性存储器层的较低层。
5.如权利要求1所述的方法,其中所述存储步骤进一步包括:响应于相对于所述第一非易失性存储器层的数据I/O传输速率的所述第二非易失性存储器层的数据I/O传输速率,在所述多层存储器结构中从所述多个可用较低层选择所述第二非易失性存储器层。
6.如权利要求1所述的方法,其中,在共同的逝去时间间隔,所述数据对象和ECC数据集同时存储到相应的第一和第二非易失性存储器层。
7.如权利要求1所述的方法,其中所述数据对象包括由请求者设备提供的至少一个用户数据块用于存储在所述多层存储器结构中,所述ECC数据集包括适用于在读回操作期间检测并校正数据块中多达至少一位错误的码字。
8.如权利要求1所述的方法,进一步包括:生成包括地址信息的元数据单元,所述地址信息识别所述第一非易失性存储器层中所述数据对象的存储位置以及所述第二非易失性存储器层中ECC数据集的存储位置,其中所述元数据单元被存储在多层存储器结构中的不同的第三非易失性层中。
9.如权利要求1所述的方法,其中所述第一或第二非易失性存储器层中所选之一包括可重写非易失性存储器单元格,以及所述第一或第二层的剩余一个包括可擦除非易失性存储器单元格。
10.如权利要求1所述的方法,其中所述多层存储器结构以顺序提供从最快层到最慢层的多个层,第二层慢于第一层,以及其中所述方法进一步包括:在所述第一层中存储第二数据对象以及相应的第二ECC数据集,以校正第三层中所述第二数据对象中的至少一位错误,所述第三层快于所述第一层。
11.如权利要求1所述的方法,其中该多层存储器结构包括多个非易失性存储器层,各个非易失性存储器层具有不同的数据存储属性,以及该方法进一步包括:通过匹配该数据对象和ECC数据集的数据存储属性到各个所述第一和第二非易失性存储器层而选择所述第一和第二非易失性存储器层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于希捷科技有限公司,未经希捷科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410045165.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种粉磨站的中转管
- 下一篇:芯片的固件升级方法和固件升级装置