[发明专利]恒定导通时间控制器

说明书

技术领域

本发明是关于一种恒定导通时间控制器，尤指一种根据自举电压决定恒定导通时间的恒定导通时间控制器。

背景技术

图1为传统的降压转换电路及恒定导通时间控制器的电路示意图。降压转换电路包含一上臂晶体管M1、一下臂晶体管M2、一电感L以及一电容C。上臂晶体管M1耦接于一输入电压Vin及一切换节点之间，而下臂晶体管M2耦接于切换节点及一接地电位之间。电感L以及电容C串联于切换节点及接地电位之间，用以将切换节点的一电压滤波成一输出电压Vout。降压转换电路的上臂晶体管M1及下臂晶体管M2根据恒定导通时间控制器的控制而进行切换，而上臂晶体管M1的占空比决定了输出电压Vout及输入电压Vin的比例。

恒定导通时间控制器包含比较器8和10、一SR锁存器9、一电容11、一晶体管12、一电阻13以及一驱动电路19。比较器8的一非倒相端及比较器10的一倒相端接收一参考电压Vref。比较器8的一倒相端接收输出电压Vout，于输出电压Vout低于参考电压Vref时，触发SR锁存器9的一设定端S，使SR锁存器9于一输出端Q产生一高电平信号。此时，驱动电路19导通上臂晶体管M1并关断下臂晶体管M2。SR锁存器9同时于一倒相输出端Q’产生一低电平信号，使晶体管12关断。电阻13一端连接输入电压Vin，另一端连接电容11，因此此时开始对电容11充电。当电容11的一电压上升至参考电压Vref时，比较器10输出高电平信号至SR锁存器9的一重设端R，使SR锁存器9于输出端Q输出一低电平信号，于倒相输出端Q’输出一高电平信号。此时，驱动电路19关断上臂晶体管M1并导通下臂晶体管M2。另外，晶体管12同时导通，使电容11的电压通过晶体管12放电而归零，以等待下次输出电压Vout再度低于参考电压Vref。借此，使降压转换电路于稳定状态时，输出电压Vout实质上等于参考电压Vref。

上述的电路架构，利用电阻13产生正比于输入电压Vin的一电流，以对电容11充电至等于输出电压Vout。因此，电容11于每一周期的充电时间长度正比于输出电压Vout与输入电压Vin的比例，即恒定导通时间正比于输出电压Vout与输入电压Vin的比例。

然而，恒定导通时间控制器必须额外增加一管脚连接至输入电压Vin，以取得输入电压Vin的信息，增加了恒定导通时间控制器的封装成本。

发明内容

鉴于现有技术中的恒定导通时间控制器，必须额外增加管脚以取得输入电压的信息，本发明利用检测一自举电压以取得输入电压的信息，达到节省封装体的管脚数及封装成本。

为达上述目的，本发明提供了一种恒定导通时间控制器，封装于单一封装体内，用以控制一降压转换电路将一输入电压转换成一输出电压。恒定导通时间控制器包含一输入电压检测电路、一导通时间决定电路以及一驱动电路。输入电压检测电路接收一自举电压，以产生代表输入电压的一输入电压检测信号。导通时间决定电路接收输入电压检测信号，并根据输出电压及该输入电压检测信号产生一恒定导通时间信号。驱动电路根据恒定导通时间信号控制降压转换电路。

以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明的申请专利范围。而有关本发明的其他目的与优点，将在后续的说明与附图加以阐述。

附图说明

图1为传统的降压转换电路及恒定导通时间控制器的电路示意图；

图2A为根据本发明的一第一较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图；

图2B为根据本发明的一第二较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图；

图3为根据本发明的一第一较佳实施例的恒定导通时间电路的电路示意图；

图4为根据本发明的一第二较佳实施例的恒定导通时间电路的电路示意图。

具体实施方式

请参见图2A，为根据本发明的一第一较佳实施例的降压转换电路及恒定导通时间控制器的电路示意图。降压转换电路包含一上臂晶体管M1、一下臂晶体管M2、一电感L以及一电容C。上臂晶体管M1耦接于一输入电压Vin及一切换节点之间，而下臂晶体管M2耦接于切换节点及一接地电位之间。电感L以及电容C串联于切换节点及接地电位之间，用以将切换节点的一电压滤波成一输出电压Vout。降压转换电路的上臂晶体管M1及下臂晶体管M2根据恒定导通时间控制器的控制而进行切换，而上臂晶体管M1的占空比决定了输出电压Vout及输入电压Vin的比例。