[发明专利]环形振荡器和半导体装置

说明书

技术领域

这里讨论的实施例涉及环形振荡器和半导体装置。

背景技术

已知通过改变作为SRAM(静态随机存取存储器)单元的部件的晶体管等的阱的体电势或者字线的电势来调整SRAM单元的电特性，以便抑制其上安装了SRAM单元的半导体装置的制造变化的影响。可以通过使用电探针等测量当调整SRAM单元的电特性时所使用的晶体管的电特性(诸如导通电流和阈值电压)作为模拟信号。然而，在这样的测量中，测量了模拟信号，因此测量易受到各种测量噪声的攻击并且不容易以高精度执行测量。

另一方面，已知使用环形振荡器来估计要安装在半导体装置上的各种元件的速度特性。环形振荡器通过将单个或多个非反相元件以及奇数个反相元件环形连接来形成。

此外，已知具有形成逻辑电路的逻辑部分和由以阵列形式布置的多个SRAM单元形成的存储器部分的半导体装置。在这样的半导体装置中，基于相同的布局布线规则来布置逻辑部分中布置的晶体管的各种逻辑元件。另一方面，在许多情况下，基于与用在构成逻辑电路的逻辑部分中使用的晶体管不同的布局布线规则来布置存储器部分中布置的SRAM单元。由于SRAM单元一般具有六晶体管配置，因此采用使得布局间隔尽可能窄的布局布线规则以便防止布局布线面积增加。

已知使用通过将多个SRAM单元环形连接而形成的环形振荡器，以便估计要基于与逻辑部分的布局布线规则不同的布局布线规则布置的SRAM单元的速度。例如，使用通过将多个SRAM单元环形连接而形成的环形振荡器，其中，一对传送晶体管的栅极和漏极彼此连接。通过连接SRAM单元内的反相器元件的输出端和SRAM单元的传送晶体管的漏极，对被配置成输出反相后的信号的延迟电路进行环形连接。

相关文献

[专利文献1]日本早期公开专利文献第2010-73282号

[专利文献2]日本审查专利文献第04-30764号

[专利文献3]日本早期公开专利文献第10-242806号

发明内容

然而，在通过将反相器元件的输出端和传送晶体管的漏极环形连接而形成的环形振荡器中，存在不能单独地测量SRAM单元的部件的上升延迟时间和下降延迟时间的问题。即，在这样的环形振荡器中，同时测量SRAM单元的部件的上升延迟时间和下降延迟时间，因此，存在不能分别分开测量上升延迟时间和下降延迟时间的问题。

因此，本发明的一方面的目的是提供一种能够分开测量形成SRAM单元的部件的上升延迟时间和下降延迟时间的环形振荡器。

根据实施例的一方面，环形振荡器包括要环形连接的多个延迟电路和反相元件。多个延迟电路中的至少一个具有形成在包括与SRAM单元的布局形状相同的布局形状的布局区域中的延迟元件以及与该延迟元件并联连接的路径电路。延迟元件响应于从多个延迟电路内的先前级中的延迟电路输入到该延迟元件的输入端的信号的上升转变和下降转变中的一个转变，将输出信号直接输出到多个延迟电路内的下一级中的延迟电路的延迟元件和路径电路。形成静态随机存取存储器单元的元件基于其间隔比路径电路的间隔窄的布局布线规则而布置。路径电路响应于除上述一个转变之外的转变而将输出信号输出到下一级中的延迟电路。

根据实施例的另一方面，一种半导体装置包括：静态随机存取存储器单元阵列，其包括多个静态随机存取存储器单元；以及如上所述的环形振荡器。

附图说明

图1是示出关于一个实施例的环形振荡器的图。

图2是图1所述的环形振荡器的时序图。

图3是示出环形振荡器的一个方面的图。

图4是示出图3所述的环形振荡器的一个操作的图。

图5是示出图3所述的环形振荡器的其它操作的图。

图6是示出环形振荡器的其它方面的图。

图7是示出图6所述的环形振荡器的一个操作的图。

图8是示出图6所述的环形振荡器的其它操作的图。

图9是示出环形振荡器的另外其它方面的图。

图10A是示出图1所述的环形振荡器的操作的图。

图10B是示出图9所述的环形振荡器的操作的图。

图11A是要安装在图1所述的环形振荡器上的SRAM单元的布局图。

图11B是要安装在图9所述的环形振荡器上的一个SRAM单元的布局图。

图11C是要安装在图9所述的环形振荡器上的其它SRAM单元的布局图。

图12是示出图9所述的环形振荡器的仿真波形的图。

图13是示出环形振荡器的另外其它方面的图。