[发明专利]高厚径比线路板镀孔塞孔的制作方法

说明书

技术领域

本发明涉及一种印刷线路板的制作，特别是涉及一种高厚径比线路板镀孔塞孔的制作方法。

背景技术

随着电子信息技术的发展，电子产品也朝着轻型化、微小化、多功能化方向发展，这就对其主要支撑体——PCB（Printed Circuit Board,印刷线路板）提出了更高的要求，尤其随着HDI(High density interconnection,高密度互连)技术的发展，线宽及间距都将不可避免的往越来越小的趋势发展，因而产生许多新的PCB结构，如POFV（Plated over filled via,在塞孔后的孔上电镀）、Stack Via（叠孔）等，在此背景下内层埋孔、通孔等通常被要求填满从而增加布线密度，因此，树脂塞孔工艺应运而生，且随之塞孔板件的数量也在不断增多。

目前，树脂塞孔板件的制作方式主要有两种：一种是“负片、塞孔、减薄铜”工艺的叠加，此方法虽有利于电镀，但受到塞孔后磨板均匀性以及减薄铜均匀性的影响，最终会导致面铜均匀性较差，从而影响精细线路制作；另一种是“镀孔、塞孔”工艺的结合，该方法不会大幅度增加底铜的厚度，有利于制作精线细路。然而，镀孔相对于负片电镀而言，特别是针对高厚径比（厚径比≧12：1，其中，厚径比=板厚/最小孔径）板件，存在以下缺点：电镀面积小，电流参数较难控制。而这是由于电镀整流器在小电流输出时，精度较差，电流密度较难精确控制，从而使电镀铜厚与理论值相差较大造成的。而当厚径比较大，板面孔分布不均匀，存在孤立孔时，此类孤立孔电流密度相对较大，容易造成孔口铜较厚（如图1所示的狗骨现象）或孔口堵死现象。从而给后序塞孔带来困难以及树脂打磨过程中，孔口铜厚较厚，而出现打磨不净或者打磨漏基材的打磨不良现象。

发明内容

基于此，本发明的目的在于克服现有技术的缺陷，提供一种高厚径比线路板镀孔塞孔的制作方法，采用该制作方法，能够避免产生造成孔口铜较厚或孔口堵死现象，能够降低树脂塞孔的打磨难度。

为实现上述目的，本发明采取以下技术方案：

一种高厚径比线路板镀孔塞孔的制作方法，包括钻孔、沉铜板镀、贴膜、开窗、镀孔、退膜、树脂塞孔工序；其中：

贴膜工序中，对线路板整个板面贴干膜；

开窗工序中，利用曝光、显影的方式将钻孔工序所钻的孔开窗露出，该开窗区域的孔径比钻孔工序所钻孔的孔径小0.025-0.20mm；

镀孔工序中，控制电流密度为3-12ASF，电镀时间为70-280min。

本发明的高厚径比线路板镀孔塞孔的制作方法，在镀孔干膜开窗时，将干膜开窗区域的孔径设计为比需要进行镀孔处理的孔（简称镀孔）的孔径小，使干膜开窗区域的边缘与镀孔孔口边缘的距离为0.0125-0.10mm，在孔口边缘的铜上面覆盖一层干膜，从而在电镀过程中，孔口水平面上无法电镀到铜，使孔口较为平整，从而利于树脂塞孔及打磨树脂；并且，因为有干膜覆盖在孔口位置，电镀过程中，干膜会对孔口位置的电力线产生遮挡，从而有利于提高此类线路板的镀通率。但是，由于干膜的覆盖，使孔口的开口变小，可能会对孔内电镀药水交换产生影响，导致孔内电镀不良的问题，因此，本发明通过大量的研究，发现将开窗区域的孔径控制为比镀孔的孔径小0.025-0.2mm范围内，再配合以较小的电镀电流，能够克服孔口变小对电镀造成的不良影响，保证孔内铜层的电镀效果。

在其中一个实施例中，当需要进行镀孔处理的孔最小孔径≥0.25mm时，使用菲林对位曝光或激光直接成像；当需要进行镀孔处理的孔最小孔径＜0.25mm时，使用激光直接成像。由于菲林的对位能力为0.05mm，激光直接成像（LDI曝光）的对位能力为0.025mm，所以，当镀孔较大时，既可以使用菲林曝光，也可以使用激光直接成像；而当镀孔较小时，为了达到预定的对位精度，只能采用激光直接成像处理。

在其中一个实施例中，所述开窗工序中，开窗区域的孔径比钻孔工序所钻孔的孔径小0.05-0.10mm。将开窗区域控制在此范围内，能够获得更好的镀孔效果。

在其中一个实施例中，所述镀孔工序中，控制电流密度为5-8ASF，电镀时间为120-200min。将电镀参数控制在此范围内，能够获得更好的镀孔效果。

在其中一个实施例中，所述钻孔工序之后，还包括烘板工序；该烘板方法为在150-180℃下烘烤120-180min。根据板件使用的材料不同，选择不同的烘板温度。例如，低Tg的板材在150℃烘板；高Tg及高频板材在180℃烘板。通过烘板可减小钻孔带来的机械应力，进一步提高孔位精度，从而提高后序工序曝光时的对位效果。