[发明专利]一种基于神经形态电路的类脑协处理器

权利要求书

1.一种基于神经形态电路的类脑协处理器，所述类脑协处理器包括存储模块、处理模块和数据接口，其特征在于：所述处理模块为集存储与处理于一体的具有阶层结构的神经形态电路的处理模块；

所述存储模块为存储训练特征信息的存储模块；

所述类脑协处理器包括：分别与所述基于神经形态电路的处理模块的输入端和输出端连接的编码器和解码器，以及分别与所述存储训练特征信息的存储模块和所述解码器的输出端连接的比对模块；

所述处理模块为通过基于阶层结构的神经形态电路接收输入信号，存储和处理信息，完成类脑计算并输出结果的处理模块。

2.如权利要求1所述的类脑协处理器，其特征在于：所述存储模块根据指令输出训练特征信息集合；

所述编码器对待处理信息进行选择和分类，将表述待处理信息的信号转换为类神经传输信号，并发送至所述处理模块；

所述处理模块根据所述类神经传输信号输出类脑计算后包含特征信息的类神经传输信号；

所述解码器将所述包含特征信息的类神经传输信号转换为特征信息；

所述比对模块将所述特征信息和所述训练特征信息集合进行对比，输出比对结果。

3.如权利要求1所述的类脑协处理器，其特征在于：所述神经形态电路的阶层结构按硬件结构划分或软件配置划分。

4.如权利要求3所述的类脑协处理器，其特征在于：所述硬件结构划分为利用不同的物理结构来构造所述神经形态电路的阶层结构。

5.如权利要求3所述的类脑协处理器，其特征在于：所述软件配置划分为利用不同底层硬件网络配置文件的路由信息来构造所述神经形态电路的阶层结构。

6.如权利要求1所述的类脑协处理器，其特征在于：所述神经形态电路的层数为1-100层；所述阶层结构的神经形态电路的信号传递是通讯模块实现的。

7.如权利要求6所述的类脑协处理器，其特征在于：所述阶层结构的神经形态电路的各层结构包括相同和/或不同结构的电路。

8.如权利要求6所述的类脑协处理器，其特征在于：所述阶层结构的神经形态电路的各层结构包括相同数目和/或不同数目的神经形态器件。

9.如权利要求6所述的类脑协处理器，其特征在于：所述通讯模块的通讯模式包括逐层传递和隔层传递，间隔为0-98层。

10.如权利要求1所述的类脑协处理器，其特征在于：所述神经形态电路包括其间通过AER机制通信的神经形态节点。

11.如权利要求10所述的类脑协处理器，其特征在于：所述神经形态节点包括选择网络路径的片上路由网络及存储并处理信息的片上神经形态网络。

12.如权利要求11所述的类脑协处理器，其特征在于：所述片上路由网络包括路由信息。

13.如权利要求11所述的类脑协处理器，其特征在于：所述片上神经形态网络包括神经形态器件。

14.如权利要求10所述的类脑协处理器，其特征在于：所述神经形态节点内、所述神经形态节点间、所述神经形态电路的层间通过类神经传输信号通信。

15.如权利要求10所述的类脑协处理器，其特征在于：所述神经形态节点内的神经形态器件产生类神经传输信号，经过片上路由网络添加AER信息，再发送至下一神经形态节点。

16.如权利要求11所述的类脑协处理器，其特征在于：所述片上路由网络由接收类神经传输信号中的AER信息，通过所述AER信息识别所述片上神经形态网络的目标神经形态器件。

17.如权利要求16所述的类脑协处理器，其特征在于：所述AER信息包括节点地址和片内神经形态器件地址。

18.如权利要求17所述的类脑协处理器，其特征在于：所述节点地址标识产生类神经传输信号的类神经元器件所属神经形态节点的位置。

19.如权利要求17所述的类脑协处理器，其特征在于：所述片内神经形态器件地址标识产生类神经传输信号的神经形态器件在所述神经形态节点的位置。