[发明专利]用于可见光传感器的光电转换电路有效

专利信息
申请号: 201410032123.3 申请日: 2014-01-23
公开(公告)号: CN103759824A 公开(公告)日: 2014-04-30
发明(设计)人: 何惠森;来新泉;陈新;邵丽丽 申请(专利权)人: 西安电子科技大学
主分类号: G01J1/44 分类号: G01J1/44
代理公司: 陕西电子工业专利中心 61205 代理人: 王品华;朱红星
地址: 710071*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 可见光 传感器 光电 转换 电路
【权利要求书】:

1.一种用于可见光传感器的光电转换电路,包括:光电二极管阵列(1),暗电流二极管阵列(2),其特征在于:还包括滤噪电路(3)

所述光电二极管阵列(1),其正极接地电位,负极连接滤噪电路(3)的第一输入端;

所述暗电流二极管阵列(2),其正极接地电位,负极连接滤噪电路(3)的第二输入端;

所述滤噪电路(3),用于将光电二极管阵列(1)输出的光电流I1与暗电流二极管阵列(2)输出的暗电流I2相减,输出不含暗电流的环境光电流I3

2.根据权利要求书1所述的光电转换电路,其特征在于光电二极管阵列(1),包含64个并联的光电二极管,这些光电二极管上方均设有光学镀膜,其光学响应类似照度计,该64个并联的光电二极管按照控制逻辑选择接入滤噪电路(3)的第一输入端,每个光电二极管输出含有暗电流的光电流I10,I10=I1/n1,I1为光电二极管阵列(1)输出的光电流,n1为光电二极管阵列(1)接入滤噪电路(3)的第一输入端的光电二极管数目。

3.根据权利要求书1所述的光电转换电路,其特征在于暗电流二极管阵列(2),包含64个设有金属屏蔽层的并联光电二极管,这些光电二极管通过控制逻辑选择接入滤噪电路(3)的第二输入端,且每个光电二极管的输出仅包含暗电流I20,I20=I2/n2,I2为暗电流二极管阵列(2)输出的暗电流,n2为暗电流二极管阵列(2)接入滤噪电路(3)的第二输入端的光电二极管数目。

4.根据权利要求书1所述的光电转换电路,其特征在于滤噪电路(3),包含失配校正单元(4)、运算放大器OP、四个NMOS管和六个PMOS管,即第一NMOS管M1,第二NMOS管M2,第三NMOS管M3,第四NMOS管M4;第一PMOS管M5,第二PMOS管M6,第三PMOS管M7,第四PMOS管M8,第五PMOS管M13,第六PMOS管M14

所述运算放大器OP,其同相端接基准电压VREF,反相端与自身输出端相接,并接到第三NMOS管M3与第二PMOS管M6的漏端;

所述第五PMOS管M13和第六PMOS管M14的源极接高电位VDD,其栅极相连并接于第三PMOS管M7的漏极,第五PMOS管M13的漏级接失配校正单元(4)的第一输入端,第六PMOS管M14的漏级接失配校正单元(4)的第二输入端;

所述第三PMOS管M7和第四PMOS管M8,其栅极相连并接于偏置电压Vbias,第三PMOS管M7的漏极接第一NMOS管M1的漏极,第三PMOS管M7的源极接失配校正单元(4)的第一输出端,第四PMOS管M8的漏极接第一PMOS管M5和第二PMOS管M6的漏极,第四PMOS管M8的源极接失配校正单元(4)的第二输出端;

所述第一PMOS管M5和第二PMOS管M6,其源极相连并接到失配校正单元(4)的第二输出端;第一PMOS管M5的栅极与来自于外部数字逻辑的控制信号M连接,其漏极接第二NMOS管M2与第四NMOS管M4的漏极;第二PMOS管M6的栅极与来自于外部数字逻辑的控制信号M的反相信号XM连接;

所述第一NMOS管M1和第二NMOS管M2,其源极相连并接到暗电流二极管阵列(2)的输出端;第一NMOS管M1的栅极与来自于外部数字逻辑的控制信号M的反相信号XM连接,其漏极接第三PMOS管M7的漏极;第二NMOS管M2的栅极与来自于外部数字逻辑的控制信号M连接,其漏极接第四NMOS管M4和第二PMOS管M6的漏极;

所述第三NMOS管M3和第四NMOS管M4,其源极相连并接到光电二极管阵列(1)的输出端;第三NMOS管M3的栅极与来自于外部数字逻辑的控制信号M连接,其漏极接第二PMOS管M6的漏极;第四NMOS管M4的栅极与外部数字逻辑的控制信号M的反相信号XM连接,其漏极接第二NMOS管M2与第一PMOS管M5的漏极。

5.根据权利要求书4所述光电转换电路,其特征在于失配校正单元(4),包括四个PMOS管,即第七PMOS管M9,第八PMOS管M10,第九PMOS管M11,第十PMOS管M12

所述第七PMOS管M9和第九PMOS管M11,其栅极与外部数字逻辑的控制信号N连接,该信号N为周期是可见光电流检测周期n-1倍的方波,n为正整数,占空比为50%;第七PMOS管M9的源极接第八PMOS管M10的源极,并作为失配校正单元(4)的第一输入端,第七PMOS管M9的漏极接第十PMOS管M12的漏极,作为失配校正单元(4)的第一输出端;第九PMOS管M11的源极接第十PMOS管M12源极,作为失配校正单元(4)的第二输入端,第九PMOS管M11的漏极与第八PMOS管M10的漏极相连作为失配校正单元(4)的第二输出端;

所述第八PMOS管M10和第十PMOS管M12,其栅极与外部数字逻辑的控制信号N的反相信号XN连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410032123.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top