[发明专利]通用的面阵CCD时序驱动发生器

说明书

技术领域

本发明属于光电传感应用领域中，涉及的一种通用的面阵CCD时序驱动发生器。

背景技术

CCD必须在外围驱动电路的驱动下才能完成光信号电荷包的产生、存储、转移和输出。对于面阵CCD而言，一个完整的驱动电路系统主要由时序脉冲发生电路、时钟驱动电路、直流偏置电路、信号预处理电路、接口电路等部分构成。

CCD驱动时序是一组周期性的，具有特定时间关系的较为复杂的时序脉冲信号，精确的驱动时序是CCD器件正常稳定工作的保证，所以如何设计出正确可靠的CCD驱动时序电路，就成为CCD应用的关键问题之一。

高分辨率大面阵CCD相机系统的时序发生器设计具有一定的难度。当CCD没有可用的专用芯片或专用芯片不能满足需求时，必须进行自行设计，使用可编程逻辑器件进行实现是较好的选择。因具它具有集成度高、速度快、可靠性好、可重复编程等特点，非常适合作为CCD的时序发生器。

发明内容

本发明要解决的问题是面阵CCD时序驱动发生器难的问题，设计一种通用的面阵CCD时序驱动发生器。

为了解决上述技术问题，本发明的技术方案具体如下：

一种通用的面阵CCD时序驱动发生器，包括：总线接口模块，控制模块，图像时序发生模块，垂直转移时序发生模块，主时钟发生模块，高频时序发生模块；

所述总线接口模块与控制模块相连，与高频时序发生模块相连；所述控制模块与图像时序发生模块相连，与垂直转移时序发生模块相连，与高频时序发生模块相连；所述的主时钟发生模块与高频时序发生模块相连，与垂直转移时序发生模块相连。

上述技术方案中，总线接口模块使用3-Wire总线接收工作所需的可变参数，该可变参数包括进行窗口输出时窗口的开始位置Sstart和结束位置Sstop，垂直Binning的行数NVB和水平Binning的像元数NHB；模块将串行输入的数据转换成并行参数，并根据地址保存到不同的寄存器中。

上述技术方案中，高频时序发生模块用于产生与水平像素转移密切相关的高频时序脉冲，根据各个时钟的相位关系，可把输出波形划分为若干状态。

上述技术方案中，垂直行转移时序发生模块用于产生CCD进行垂直行转移所需的光敏区电极驱动时序，按照像素时钟发生模块的设计思路，将波形进行细分。

上述技术方案中，主时钟发生模块为高频时序发生模块和垂直行转移时序发生模块提供状态转移所需的主时钟CLK12fpix和CLK6fline.CLK12fpix由外接时钟源GCK提供，CLK6fline由CLK12fpix分频得到；如果CLK12fpix频率较高，则可以使用器件内部的PLL或DCM硬件资源倍频产生。

上述技术方案中，控制模块用于控制各模块协调工作，将CCD的工作过程分为空闲、光积分、垂直行转移、水平像素转移和快速擦除五个基本状态；

相机开机后CCD进入空闲状态，接收到拍摄指令后进入光积分状态，达到规定的积分时间后进行电荷包的转移输出，在垂直行转移和水平像素转移两个状态之间不断循环，所有的行输出完成后又进入空闲状态；如果要进行图像的窗口输出，则在电荷包转移过程中进入快速擦除状态，对不感兴趣的行进行快速擦除；如果要实现垂直方向的M像元合并，则在电荷包转移过程中连续垂直转移M行后再进行水平像素转移。这一工作过程可以用一个有限状态机来描述。

上述技术方案中，图像时序发生模块用于产生行时钟信号HD、帧时钟信号VD和黑电平补偿控制信号CLPOB，这三个信号直接与行计数器和像元计数器有关，当VCOUNTER或HCOUNTER的值达到预设范围时就产生相应的信号。

本发明具有以下有益效果：

采用本发明提出的方法设计时序发生器具有很高的通用性和灵活性：修改各个状态的输出值能改变时序的波形和相互关系；增加输出值的位宽可以扩展输出信号的数量；增加波形划分的状态数可以提高时间分辨率。

本发明针对CCD驱动时序的周期性特点，提出了一种简单通用的CCD驱动时序发生器设计方法。首先对CCD驱动时序进行分组，将每一组时序的波形划分为若干个基本输出状态，这样CCD各个工作阶段所需的驱动时序都可以由各基本状态组合出来，然后使用摩尔型有限状态机来描述，使时序发生器的设计过程更加简单。

附图说明

下面结合附图和具体实施方式对本发明做进一步详细说明。

图1中的（a）和（b）分别为全帧CCD面阵结构及基本工作时序示意图。

图2为时序发生器的模块划分示意图。