[发明专利]一种高速宽带硅光转接板的制造方法及硅基光互连器件有效
申请号: | 201410028300.0 | 申请日: | 2014-01-21 |
公开(公告)号: | CN103787268A | 公开(公告)日: | 2014-05-14 |
发明(设计)人: | 张文奇;薛海韵 | 申请(专利权)人: | 华进半导体封装先导技术研发中心有限公司 |
主分类号: | B81C1/00 | 分类号: | B81C1/00;B81B7/00 |
代理公司: | 无锡互维知识产权代理有限公司 32236 | 代理人: | 王爱伟 |
地址: | 214000 江苏省无锡市新区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 高速 宽带 转接 制造 方法 硅基光 互连 器件 | ||
技术领域
本发明涉及微电子技术领域,尤其涉及一种高速宽带硅光转接板的制造方法及硅基光互连器件。
背景技术
在光电模块中,主要包括两个部分:光学部分芯片和匹配及控制电路。其中,光子芯片主要包括有源和无源的两种。有源的主要包括光电调制器(modulator)、光电探测器(photodetector),无源器件则主要是一些复用/解复用(mux、demux)和光学波导等。电芯片则主要涉及到光电调制器的驱动(Driver)、光电探测器的放大器(跨阻放大器TIA或者限制放大器LA或者其他类型的放大器)、还有其他一些匹配和控制电路,例如时钟恢复(CDR)、串并转换(Serdes)、开关电路(Switches)等。
目前这类光电模块多是集成在PCB板上,将分立的光芯片和与之对应的电芯片通过wirebonding和flipchip的方式分别进行装配。其中wirebonding方式虽然装配方便,但是因为损耗等问题,在高频高速系统中RC延迟和电感效应明显这些缺陷使其应用受限,需要尽可能缩短wirebonding金线的长度来减小损耗,在未来100G甚至Tbit传输的系统中,几乎难以应用。flipchip的方式因为采用直接互连的方式,可以很大程度的避免金线的损耗,但是随着COMS芯片工艺节点的不断缩小,而继续降低PCB版的电路线宽和线距难度较大,目前工艺水平仍然停留在微米量级,如果要把已经是封装体的电芯片装配到PCB基板上,显然会增加成本和功耗,也不利于紧凑型、小型化集成。
另一方面,硅基光传输模块的领域内,其发展趋势是把硅基光子器件和电学芯片两者都通过传统CMOS工艺直接印制在硅wafer上,例如Cisco的CPAK100G光模块,还有IBM采用90nm COMS工艺将电学和光学部分(除激光器之外的硅基光子器件)实现片上集成。对于这种采用成熟的COMS工艺来同时完成电学和光学部分的新技术,很多公司和研究团队认为在设计和量产中会有各种问题出现,例如Intel就认为,按照摩尔定律的发展,COMS的工艺节点势必会越来越小,Intel的14nm Broadwell已经宣布会在2014年第一季度开始投产。而对于光子器件而言,其工艺量级还停留在几十微米或者是几百纳米,这个节点的工艺足以保证现有光学器件的性能实现。二者在工艺节点不匹配的发展趋势决定了把光学和电学部分利用同种COMS工艺来完成,显然不合适,从成本控制来考虑,也不是最佳的选择。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊,而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有高速宽带硅光转接板中存在的问题,提出了本发明。
因此,本发明的一个目的是通过TSV(Through-Silicon Via)技术解决在高速大带宽信息传输中硅基光学互连中光学芯片及其控制电路高速高密度集成问题,主要将硅基光子器件单片集成和2.5D转接板技术结合,形成功能硅光转接板,解决光子器件和电子芯片的高速高密度互连这一关键技术问题。
为解决上述技术问题,本发明提供了如下技术方案:一种高速宽带硅光转接板的制造方法,包括,提供一实现了光子器件单片集成的半导体衬底,所述半导体衬底具有正面和背面,其上设置有光子器件,所述光子器件具有接触区,所述接触区上形成有金属接触;自所述半导体衬底的正面向背面形成TSV深孔;在所述正面以及所述TSV深孔内沉积绝缘层;形成与所述半导体衬底上的金属接触互连的光子器件接触孔;在绝缘层上以及与金属接触互连的光子器件接触孔内沉积扩散阻挡层和种子层,并在正面以及所述光子器件接触孔和TSV深孔中填充导电金属;在所述正面形成与所述光子器件接触孔内的导电金属相电性连接的第一RDL和第一凸点,以及与所述TSV深孔内的导电金属相电性连接的第二RDL和第二凸点;自所述背面开始减薄所述半导体衬底直至露出所述TSV深孔的导电金属;在所述背面形成与所述TSV深孔内的导电金属相电性连接的第三RDL和第三凸点;将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司,未经华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410028300.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用湿法磷酸制备磷酸三钠的方法
- 下一篇:升降滑动式石材装机支架