[发明专利]用于静电防护的半导体结构

说明书

技术领域

本发明涉及领域静电防护技术领域，特别是涉及一种可节省集成电路空间并改善静电防护能力的半导体结构。

背景技术

静电防护长久以来都是电子产业与半导体产业重要的课题之一。静电放电常会造成电子产品损坏。随著半导体制程的进步，集成电路及其元件的尺寸越来越小，相对地集成电路也越容易受到静电的破坏。为了防止集成电路受到静电的破坏，现有的集成电路会包含一个静电防护电路，用于当接收到静电时将静电迅速导引至接地端。然而，在现有的集成电路中，静电防护电路会占据集成电路一定的空间，进而增加集成电路设计上的困难，再者，为了节省空间，静电防护电路会设置在集成电路中的特定位置上，而集成电路离静电防护电路较远的元件将无法有效地受到静电防护电路的保护。

因此，需要提供一种用于静电防护的半导体结构，以解决上述问题。

发明内容

本发明提供一种用于静电防护的半导体结构，能够节省集成电路的空间且能够提高静电防护能力。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种用于静电防护的半导体结构，设置在一个集成电路上，该集成电路包含一个封环(seal ring)设置在集成电路的外围，一个金属环设置在封环的内侧，以及一个电源总线设置在金属环的一侧，半导体结构包含：一个第一P型电极区，形成在一个P型井上相对应于封环的位置，且耦接至封环；一个第二P型电极区，形成在P型井上相对应于金属环的位置，且耦接至金属环；以及一个第一N型电极区，形成在相对应于电源总线的位置，且耦接至电源总线；其中，封环及金属环耦接至一个接地端，电源总线耦接至一个电压源。

其中，第一P型电极区、第二P型电极区及第一N型电极区之间被多个绝缘区所隔开。

其中，多个绝缘区为场效氧化(Field Oxide,FOX)区。

其中，第一N型电极区部分形成在P型井及一个N型井上。

其中，第一N型电极区形成在P型井上。

其中，集成电路另包含一个N型井耦接至电压源。

其中，P型井形成在一个P型基底上，集成电路另包含一个N型埋入层设置在P型井及P型基底之间。

其中，电源总线设置在封环及金属环之间。

其中，第一N型电极区向外延伸形成一个N型掺杂区，且N型掺杂区的掺杂浓度较第一N型电极区的掺杂浓度低。

其中，半导体结构另包含：一个第二N型电极区，形成在P型井上相对应于封环的位置，且耦接至封环；以及一个第三N型电极区，形成在P型井上相对应于金属环的位置，且耦接至金属环。

其中，第二N型电极区较第一P型电极区接近第一N型电极区，且第三N型电极区较第二P型电极区接近第一N型电极区。

其中，集成电路另包含多个耦接单元，用于耦接封环及金属环。

其中，封环、金属环及电源总线设置在同一层。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种用于静电防护的半导体结构，半导体结构设置在一个集成电路上，集成电路包含一个封环(seal ring)设置在集成电路的外围，一个金属环设置在封环的内侧，以及一个电源总线设置在金属环的一侧，半导体结构包含：一个第一N型电极区，形成在一个N型井上相对应于封环的位置，且耦接至封环；一个第二N型电极区，形成在N型井上相对应于电源总线的位置，且耦接至电源总线；以及一个第一P型电极区，形成在相对应于金属环的位置，且耦接至金属环；其中，封环及电源总线耦接至一个电压源，金属环耦接至一个接地端。

其中，第一N型电极区、第二N型电极区及第一P型电极区之间被多个绝缘区所隔开。

其中，多个绝缘区为场效氧化(Field Oxide,FOX)区。

其中，半导体结构另包含一个P型井，第一P型电极区部分形成在P型井上。

其中，金属环设置在封环及电源总线之间。

其中，集成电路另包含一个金属层，设置在封环、金属环及电源总线上方，用于耦接封环及电源总线。

本发明的有益效果是：区别于现有技术的情况，本发明用于静电防护的半导体结构设置在集成电路外围的封环、金属环及电源总线的相对应位置，而不需另外占据集成电路的空间，进而节省集成电路的空间。再者，由于本发明用于静电防护的半导体结构环绕于集成电路的外围，因此集成电路的各个元件可受到附近的半导体结构的静电保护，进而改善集成电路的静电防护能力。

附图说明

图1为本发明集成电路配置的第一实施例的示意图；