[发明专利]制造半导体器件的方法

说明书

技术领域

本申请涉及半导体领域，更具体地，涉及一种包括包括鳍的半导体器件的制造方法。

背景技术

随着半导体器件的集成密度日益提高，FinFET(鳍式场效应晶体管)由于其良好的电学性能、可扩展性以及与常规制造工艺的兼容性而倍受关注。图1中示出了示例FinFET的透视图。如图1所示，该FinFET包括：体半导体衬底101；在衬底101上由衬底101的一部分形成的鳍102；与鳍102相交的栅电极103，栅电极103与鳍102之间设有栅介质层104；以及隔离层105。在该FinFET中，在栅电极103的控制下，可以在鳍102中具体地在鳍102的三个侧壁(图中左、右侧壁以及顶壁)中产生导电沟道，如图1中箭头所示。也即，鳍102位于栅电极103之下的部分充当沟道区，源区、漏区则分别位于沟道区两侧。

在图1的示例中，FinFET由于在鳍102的三个侧壁上均能产生沟道，从而也称作3栅FinFET。例如，可以通过在鳍102的顶壁与栅电极103之间设置电介质层(例如氮化物)来形成2栅FinFET，此时在鳍102的顶壁上不会产生沟道。

但是，在图1所示的FinFET中，鳍102形成于体衬底上，从而易于出现从源/漏区到衬底本体的泄漏。在SOI(绝缘体上半导体)衬底上形成FinFET，可以解决这种泄漏问题。但是，SOI衬底的制造成本较高，且制造工艺复杂。

发明内容

本公开的目的部分地在于提供一种制造半导体器件的方法，以至少克服上述问题。

根据本公开的一个方面，提供了一种制造半导体器件的方法，包括：在体半导体衬底的第一侧上形成鳍；在衬底的第一侧上形成隔离层；在隔离层上形成与鳍相交的栅堆叠；在衬底的第一侧上形成继续前端工艺及后端工艺；从衬底的与第一侧相对的第二侧，减薄衬底；进行氧化，使得鳍埋入隔离层中的至少一部分以及隔离层之下的衬底转变为绝缘的氧化物；以及在氧化后的衬底的第二侧上形成支撑衬底。

根据本公开的实施例，通过在半导体器件的前端工艺(FEOL)和后端工艺(BEOL)之后，将体衬底减薄并实施氧化，然后再形成支撑衬底，来形成SOI结构。这种SOI结构易于制造，从而成本较低。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据相关技术的示例FinFET；

图2(a)、2(b)、3(a)、3(b)、4(a)、4(b)、5(a)和5(b)是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意图，其中图2(a)、3(a)、4(a)、5(a)是透视图，图2(b)、3(b)、4(b)、5(b)是沿AA′线的截面图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上” 时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

图2(a)、2(b)、3(a)、3(b)、4(a)、4(b)、5(a)和5(b)是示出了根据本公开实施例的制造半导体器件的流程中多个阶段的示意图。

如图2(a)和2(b)所示，提供衬底201。衬底201可以包括体半导体衬底，包括各种合适的半导体材料如Si、Ge、SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等。为方便说明，以下以体硅衬底以及硅系材料为例进行描述。