[发明专利]一种对半导体器件衬底进行热处理的装置

说明书

技术领域

本发明涉及一种对半导体器件衬底进行热处理的装置，具体涉及一种用于对半导体器件衬底上的金属薄膜进行热处理的装置。

背景技术

近年来，随着芯片尺寸越来越小，集成度越来越高，计算机、通讯、汽车电子和其他消费类产品对集成电路芯片封装技术也提出了更高的要求。芯片封装比以前要求更小、更薄、具备高可靠性、多功能、低能耗和低成本。传统的锡铅凸块(solder bump)封装技术已经无法满足先进封装的要求，硅通孔技术(through silicon via，TSV)逐渐成为先进封装技术中的一大热点。

叠层式三维封装技术近几年来已在集成电路制造行业中得到应用。三维封装技术使单个封装体内可以堆叠多个芯片，互连线长度显著降低，信号传输更快，成本更低；将多个不同功能的芯片堆叠在一起，使单个封装体实现更多的功能，并且尺寸和重量可以减小数十倍。硅通孔技术是实现三维封装的核心技术之一。硅通孔技术拥有以下几个潜在的优势：1)连接长度可以短至一个芯片的厚度，通过逻辑模块的纵向堆叠而不是横向展开可以大大的减小逻辑模块互连的导线长度；2)高密度高纵深比互连成为可能，将成功在硅片上实现复杂的多芯片系统，其物理集成密度将大大高于现在的多芯片模块(MCM)；3)由于不同平面上的逻辑模块之间更近的电连接，RC延迟将得到极大的改善。三维芯片堆叠和硅通孔互连需要的关键工艺技术包括：a)形成通孔；b)隔绝层，阻挡层和籽晶层的沉积；c)铜填充，去除和RDL；d)硅片减薄；e)硅片/芯片的定位校准，连线和切割。

在硅通孔中沉积铜需要通过电化学沉积方法来实现。电化学沉积的铜线和铜膜具有较小的晶粒尺寸和较大的电阻率，影响半导体器件的电性能。同时，电化学沉积的铜线和铜膜具有较大的应力，会使铜线和铜膜中产生应力导致的空孔，进而影响半导体器件的可靠性和良率。因此在电化学沉积铜步骤完成后，会对半导体器件衬底进行热处理。经过热处理后，电化学沉积的铜线和铜膜的晶粒尺寸增大，电阻率减小。同时铜线和铜膜中的应力降低，避免了应力导致的空孔的产生，提高了半导体器件的可靠性和良率。

常见的对半导体器件衬底进行热处理的装置有两种。一种是通过热接触传导的方式对半导体器件衬底进行加热和冷却，在进行热处理时，半导体器件衬底与加热单元相对静止，并且一次只能处理一片半导体器件衬底，生产效率较低。另一种一次可以同时处理多片半导体器件衬底，多片半导体器件衬底叠加放置，利用气体对流的方式对半导体器件进行加热和冷却。这种方式升温速率通常较低，并且热处理的均匀性不够好。

发明内容

本发明提供一种对半导体器件衬底进行热处理的装置，所述装置具有半导体器件衬底、热处理腔体、衬底托盘、支撑单元、第一驱动单元、第二驱动单元、加热单元和冷却单元。所述衬底托盘用于承载至少一个所述半导体器件衬底。所述衬底托盘位于所述加热单元下方。所述衬底托盘位于所述冷却单元上方。所述第一驱动单元用于控制所述衬底托盘与所述加热单元和所述冷却单元间的距离。所述第二驱动单元用于控制所述衬底托盘相对所述加热单元转动。所述衬底托盘在所述第一驱动单元的驱动下，位于所述热处理腔体中的第一位置，所述半导体器件衬底被传送进入或离开所述热处理腔体。所述衬底托盘在所述第一驱动单元的驱动下，位于所述热处理腔体中的第二位置，所述加热单元通过辐射的方式对所述衬底托盘及所述半导体器件衬底进行加热，同时在第二驱动单元的驱动下所述衬底托盘相对所述加热单元转动。所述衬底托盘在所述第一驱动单元的驱动下，位于所述热处理腔体中的第三位置，所述冷却单元通过热接触传导的方式对所述衬底托盘及所述半导体器件衬底进行冷却。

本发明提供的对半导体器件衬底进行热处理的装置，利用辐射的方式对所述半导体器件衬底进行加热，并且在加热时控制所述衬底托盘靠近所述加热单元，提高升温速率。同时所述半导体器件衬底相对所述加热单元转动，提高了热处理均匀性。所述装置利用热接触传导的方式对所述半导体器件衬底进行冷却，并且在冷却时控制所述衬底托盘远离所述加热单元，并与所述冷却单元接触，提高降温速率。本发明提供的装置能同时处理多个所述半导体器件衬底，提高了产能。

附图说明

图1为本发明提供的一种对半导体器件衬底进行热处理的装置的一示意图；

图2为本发明提供的一种对半导体器件衬底进行热处理的装置的另一示意图；

图3为本发明提供的一种对半导体器件衬底进行热处理的装置的底部视图；

图4为本发明提供的一种对半导体器件衬底进行热处理的装置的主视图；