[发明专利]一种CMOS及其制造方法

说明书

本发明公开了一种CMOS及其制造方法，所述CMOS的制造方法包括：提供一衬底，在所述衬底上形成有源区、源极、漏极以及多晶硅栅极层和介质层；在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置；在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔；在所述连接孔中沉积金属层。本发明利用“直口刻蚀”代替现有的“碗口刻蚀+直口刻蚀”两步刻蚀方式，搭配SOG工艺并使用金属钨代替铝合金作为填充金属，使得连接孔尺寸可以相对做小而且填充良好，这样连接孔的偏移量就有更大的冗余度，从而避免因连接孔位置偏移造成的功能失效，确保连接孔特性稳定。

技术领域

本发明属于半导体器件制造领域，具体为CMOS(Complementary Metal OxideSemiconductor，互补型金属氧化物半导体)的芯片制造领域。

背景技术

从CMOS产品结构来看，孔(contact)的位置主要分布在AA(Active area：有源区/工作区)区或POLY(多晶硅)线条上。AA区上的孔主要是用于填充金属作为源、漏端的电极引线；POLY上的孔的作用主要是实现上下各层之间线路的互联导通。在孔的制作工艺中最常见的不良大致又有两类，一类是孔本身的尺寸做大或做小引起产品导通性能相关参数的失效，比如孔的接触电阻等；另一类是孔本身的尺寸与设计规则一致，但孔相对于AA区或POLY条的位置有偏移，这也会造成芯片线路之间导通失效进而影响成品功能。以管芯沟道尺寸0.5um的CMOS产品为例，有试验可证明当孔相对于AA区或POLY条的位置偏移量大于一定值时产品就会出现功能失效。实际制程中常用overlay偏移量来监控上下图形层之间的对位偏移情况。

如图1所示，图中中间方块表示当前层图形2的位置，外方框表示前一层图形1的位置，具体计算方式X向偏移量Overlay Error X＝(X1-X2)/2；Y向偏移量Overlay Error Y＝(Y1-Y2)/2。X方向偏移量等于左边间距与右边间距差值的一半；Y方向偏移量等于下边间距与上边间距差值的一半。当两层图形对位偏差严重到一定程度时产品就会产生失效，因此必须把Overlay值控制在合理的范围值以内。

所以孔的制作工艺需要满足以下条件才能保证孔特性良好：1.孔的接触电阻要小，要保证引线与各电极之间接触导通良好，需选用合适的金属材料；2. 孔的侧壁要刻蚀平整、孔的深宽比要设计适当以利于金属淀积并填充满孔隙； 3.孔相对于AA区或POLY线条的对位要精确，保证孔的导通性能稳定。为了改善孔的特性，长期以来工程师们从设计、材料及工艺等方面做了许多探索研究。

发明内容

为了解决现有CMOS产品结构中的连接孔存在对偏现象，导致产品功能失效的问题。

本发明采用的技术方案是：一种CMOS的制造方法，包括：

提供一衬底，在所述衬底上形成有源区、源极、漏极以及多晶硅栅极层和介质层；

在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置；

在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔；

在所述连接孔中沉积金属层。

本发明还提供了一种CMOS，包括衬底和形成于衬底上的有源区、源极、漏极以及多晶硅栅极层、介质层和金属层，所述金属层通过连接孔与有源区的源电极和漏电极相连接，所述连接孔由直口刻蚀工艺刻蚀而形成，所述连接孔中沉积有金属层。

本发明的有益效果是：本发明与现有工艺的孔层制程相比利用“直口刻蚀”代替现有的“碗口刻蚀+直口刻蚀”两步刻蚀方式，搭配SOG工艺并使用金属钨(W/Tungsten)代替铝合金(铝硅铜：AL/SI/CU)作为填充金属，使得孔尺寸可以相对做小而且填充良好，这样孔相对于AA区或POLY线条的偏移量就有更大的冗余度，从而避免因孔位置偏移造成的功能失效，确保孔特性稳定。

附图说明