[发明专利]FINFET半导体器件及其制备方法

说明书

本发明主要涉及FINFET器件，更确切地说，涉及一种带有堆叠式鳍片的FINFET半导体器件及其制备方法，来增强栅极控制和电流驱动能力。包括一个衬底，和位于衬底之上的堆叠式鳍片，还包括围绕在堆叠式鳍片两侧及上方的栅极结构，其中堆叠式鳍片包括一沙漏状的下部鳍片和位于下部鳍片之上的一梯形或方形的上部鳍片。

技术领域

本发明主要涉及FINFET半导体器件，更确切地说，涉及一种带有堆叠式鳍片的FINFET半导体器件及其制备方法，以便增强栅极控制和电流驱动能力。

背景技术

随着半导体器件维持低成本和具有较高竞争力性能的需求，器件中晶体管单元的密度一直在增加并且器件的整体尺寸却是在降低的，对金属氧化物半导体场效应晶体管（MOSFET）而言，随着器件整体尺寸的缩小，一些不期望的负面影响亦随之而来，譬如当沟道缩小到一定值时（例如低于100nm），源极区和漏极区之间的距离也相应缩短，极易带来短沟道效应，栅极对沟道的控制能力被消减，栅极夹断沟道的难度增大，负面的亚阈值漏电现象也更容易产生。基于传统平面型的晶体管固有的缺陷，鳍形场效应晶体管（Fin FieldEffect Transistor，FinFET）被业界广泛采用来克服前述难题。通常是在鳍片的顶部和两侧都形成栅极结构，来提高栅极控制能力。

当半导体产业想22nm或以下的技术节点发挺进时，一个挑战是FinFET器件如何具有更小的尺寸和更高的驱动电流，尤其是希望提供具有受到应力因素影响的FinFET，譬如适当的采用应力材料以诱引沟道中的应力来强化载流子的迁移率。但现有的FinFET制造能力显然无法满足这样的技术要求。由本发明后续的详细说明和所附的权利要求，结合本发明伴随的图式和先前技术，本发明揭示的特征和方案将变得清晰。

发明内容

在一种实施例中，FinFET半导体器件，包括：一衬底和位于衬底之上的堆叠式鳍片；围绕在堆叠式鳍片两侧及上方的栅极结构；其中所述堆叠式鳍片包括一沙漏状的下部鳍片和位于下部鳍片之上的一梯形状的上部鳍片。

上述的FinFET半导体器件，所述上部和下部鳍片两者中之一为Si材质，另一者为SiGe材质。

上述的FinFET半导体器件，所述衬底包含一底部衬底和位于底部衬底之上的掩埋绝缘层，所述堆叠式鳍片设置在掩埋绝缘层上方。

上述的FinFET半导体器件，位于栅极结构两侧的堆叠式鳍片，其两侧及上方设置有源极/漏极外延区。

上述的FinFET半导体器件，N型FinFET的源极/漏极外延区包括拉伸应变的SiC 外延区，P型FinFET的源极/漏极外延区包括压缩应变的SiGe外延区。

在本发明的另一种实施例中，FinFET半导体器件，包括：一衬底和位于衬底之上的堆叠式鳍片；围绕在堆叠式鳍片两侧及上方的栅极结构；其中所述堆叠式鳍片包括一沙漏状的下部鳍片和位于下部鳍片之上的一方形状的上部鳍片。

在本发明的一种FinFET半导体器件的制备方法中，包括以下步骤：提供一包含第一、第二半导体层的衬底；刻蚀第一半导体层形成上部鳍片；刻蚀第二半导体层未被上部鳍片覆盖住的区域以形成上部鳍片下方的呈沙漏状的下部鳍片；形成围绕在包含上部、下部鳍片的堆叠式鳍片两侧及上方的栅极结构。

上述的方法，形成上部鳍片的步骤中，在第一半导体层上方形成一硬掩膜层并图案化该硬掩膜层；利用带有开口图形的硬掩膜层干法刻蚀第一半导体层暴露的区域，形成第一半导体层中深度小于第一半导体层原始厚度的沟槽；利用硬掩膜层沿着所述沟槽以各向异性湿法刻蚀第一半导体层，从而形成上窄下宽的梯形状上部鳍片。

上述的方法，形成下部鳍片的步骤中，对第二半导体层暴露的区域进行各向异性的湿法刻蚀，形成顶部和底部的宽度大于中间部宽度的沙漏状下部鳍片。