[发明专利]开关电路和半导体存储装置

说明书

技术领域

本公开大体涉及开关电路和半导体存储装置。

背景技术

以往的开关装置包括分别与多个电压源相连接的多个输入端子和与被供电的装置相连接的输出端子，并且选择性地切换所述多个电压源和所述被供电的装置之间的连接。

在这种开关装置中，连接所述多个电压源之一与所述被供电装置的每个切换路径包括第一和第二增强型P沟道MOS晶体管。该开关装置将第一增强型P沟道MOS晶体管的漏极电极与第二增强型P沟道MOS晶体管的源极电极相连接。

此外，该开关装置将第一增强型P沟道MOS晶体管的栅极电极与输出端子相连接，并且将第二增强型P沟道MOS晶体管的栅极电极与输入端子相连接(例如，参见专利文献1)。

[相关技术文献]

[专利文献]

专利文献1：日本特开2008-067369号公报

另外，该传统开关装置具有产生闭锁(latchup)的风险，因为在选择性切换电压源与被供电的装置之间的连接期间，当第一和第二增强型P沟道MOS晶体管变为接通时，在低电位端子处连接的晶体管中产生正向偏压。

发明内容

因此，本发明的目的是提供一种抑制这种闭锁的开关电路和半导体存储装置。

根据本发明的至少一个实施例，一种开关电路包括：在半导体衬底中形成的第一阱和第二阱；第一晶体管，第一晶体管在其一端与第一节点相连接，并且该第一晶体管形成在所述第一阱中；第二晶体管，第二晶体管在其一端与所述第一节点的另一端相连接，第二晶体管在其另一端与第二节点相连接，并且该第二晶体管形成在所述第二阱中；以及电位控制电路，其在所述第二节点的电位低于所述第一节点的电位的状态下在包括所述第一晶体管和所述第二晶体管从关断转变到接通的时间段的预定时间段期间，将所述第二阱与所述第一节点相连接，并且在所述预定时间段之后将所述第二阱与所述第二节点相连接。

根据本发明的至少一个实施例，可以提供一种抑制闭锁的开关电路和半导体存储装置。

附图说明

图1是示出传统开关电路1的示意图；

图2A-2B是示出开关电路1中晶体管SW1和SW2的操作的示意图；

图3A-3B是示出开关电路1中晶体管SW1和SW2的操作的示意图；

图4是示出根据第一实施例的包括开关电路100的闪存800的配置的示意图；

图5是示出根据第一实施例的开关电路100的示意图；

图6是示出根据第一实施例的开关电路100中的产生电路120的操作和节点BAK02的电位变化的示意图；

图7A-7B是示出根据第一实施例的开关电路100的操作的示意图；

图8A-8B是示出根据第一实施例的开关电路100的操作的示意图；

图9是示出根据第一实施例的变形例的产生电路120A的示意图；

图10是示出根据第二实施例的开关电路200的示意图；

图11是示出开关电路200的操作的示意图；

图12是示出根据第三实施例的开关电路300的示意图；

图13是示出根据第四实施例的开关电路400的示意图；

图14是示出根据第四实施例的开关电路400的操作的示意图；以及

图15是示出根据第五实施例的开关电路500的示意图。

具体实施方式

下面将参照附图描述本发明的实施例。根据本发明的至少一个实施例，可以提供一种抑制闭锁的开关电路和半导体存储装置。在描述根据本发明的实施例的开关电路和半导体存储装置之前，首先将使用图1至图3来描述传统开关电路1及其操作。

图1是示出传统开关电路1的示意图。

开关电路1包括晶体管SW1-SW2和水平位移器(level shifter)10-20。

晶体管SW1-SW2是作为开关元件使用的p型MOSFET(金属氧化物半导体场效应晶体管)。晶体管SW1-SW2依次连接在节点A和节点B之间。

晶体管SW1的源极与节点A相连接，漏极与晶体管SW2的源极相连接，并且栅极与水平位移器10的输出端子10C相连接。在此，将晶体管SW1的栅极与水平位移器10的输出端子10C相连接的电位点称为“节点N01”。在此，晶体管SW1的源极和阱相互连接。