[发明专利]SOC芯片复位信号检测电路

说明书

技术领域

本发明涉及芯片检测技术领域，尤其涉及一种SOC芯片的复位信号检测电路。

背景技术

目前，SOC（(System-on-a-Chip)芯片的使用规模越来越大，复杂度越来越高，为了提高性能和降低芯片功耗，芯片中复位控制越来越复杂，相应的复位信号数量也越来越多。而传统的复位验证方法通常和普通信号验证类似，都是通过纯手工查看验证和人眼观测方法来验证复位的正确性。但是，随着复位数量的快速增多，传统方法已经很难快速准确的完成复位信号的功能验证，通常需要花大量时间去完成复位验证工作，同时还伴随着人工工作带来的人工错误风险。所以，如何快速且准确地验证大型SOC芯片中的复位信号成了一项亟待解决的技术问题。

传统方法中，在对SOC芯片完成一个复位测试用例的仿真后，需要保存所有的波形文件，在仿真软件中打开仿真文件观测波形，需要手工找到所有的待验证复位信号，并把信号放入仿真波形观测窗口，通过手工的推拽和缩放来观测每个复位的每一次复位动作波形，同时观测每次复位过程中是否和期望的同步复位信号是同步撤销关系，同时观测复位长度是否满足最小复位时间要求。在只有少量复位信号的芯片中，传统方法还可以使用。但是，在复杂多时钟域SOC芯片中，传统方法会耗费大量工作量的带来一定的人工检测失误风险。

发明内容

本发明实施方式所要解决的技术问题在于，提供一种SOC芯片的复位信号检测电路，以解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。

为解决上述技术问题，本发明提供一种SOC芯片的复位信号检测电路，将一待验证的复位信号和指定同步时钟信号与该复位信号检测电路的输入端连接，该复位信号检测电路包括计时单元，用于当该复位信号检测电路工作时产生时间信息。还包括：

配置信息存储单元，用于预先存储配置信息，该配置信息包括上升沿或下降沿有效信息、保持时间要求信息、复位之间的生效和撤销先后关系要求。

期望结果存储单元，用于预先存储期望文件，该期望文件包括复位生效时间和撤销时间。

高频时钟产生单元，用于产生高频时钟信号。

第一复位信号判断单元，用于根据该高频时钟信号判断待验证的复位信号是否出现上升沿和/或下降沿，并确定出现上升沿和/或下降沿时对应的发生点信息。

第二复位信号判断单元，用于根据该输入的指定同步时钟产生并确定的上升沿有效信号的发生点信息。

复位检测计算单元，用于根据该第一复位信号判断单元确定的出现上升沿和/或下降沿时对应的发生点信息和该计时单元产生的时间信息计算复位生效时间和撤销时间、根据该计算的复位生效时间和撤销时间、该配置信息存储单元中存储的配置信息以及该第二复位信号判断单元确定的上升沿有效信号的发生点信息判断该待验证的复位信号的复位保持时间是否满足预设值，以及判断该待验证的复位信号的撤销是否和该指定的同步时钟同步。

检测记录单元，用于存储该复位检测计算单元的计算结果。

复位先后判断单元，用于根据配置信息、以及两次复位的生效时间和撤销时间判断两次复位之间的生效时间先后和撤销先后是否满足配置的先后关系。以及

文本对比单元，用于根据该复位先后判断单元的判断结果将该期望结果存储单元中存储的期望文件与该检测记录单元中存储的计算结果进行对比以输出自动验证结果。

本发明提供的一种SOC芯片的复位信号检测电路，通过设置的复位检测计算单元对待验证的复位信号进行复位生效时间和撤销时间、保持时间以及与指定时钟是否同步等参数进行计算，并由复位先后判断单元与文本对比单元根据期望结果与计算结果确定最终的仿真结果，使得所有事件都有时间记录，方便检查事件之间先后顺序和事件发生时间，并且可以不需要保存仿真的波形文件。从而，解决现有技术中复杂多时钟域SOC芯片采样传统方法耗费大量工作量而带来人工检测失误的技术问题。

附图说明

图1为本发明实施方式中的SOC芯片的复位信号检测电路的电路结构示意图；

图2为图1所示的SOC芯片的复位信号检测电路中的上升沿判断模块的结构图；

图3为图1所示的SOC芯片的复位信号检测电路中的下降沿判断模块的结构图。

标号说明：

复位信号检测电路                             10

高频时钟信号产生单元                         11