[发明专利]智能卡测试装置

说明书

技术领域

本发明涉及智能卡领域，特别是涉及一种基于FPGA的智能卡测试装置。

背景技术

常用的智能卡测试设备有两种，一种是读卡器，价格低廉但是功能有限，无法调节7816接口时钟的频率，也无法查看7816接口波形；另一种是专业的测试设备，例如Micropross公司生产的MP300系列测试设备，具有上述功能但是价格昂贵。目前在智能卡测试领域存在以下的问题：

智能卡专业测试设备数量有限，在项目资源紧张时无法完全满足测试人员的需求。

普通的读卡器无法调节7816接口时钟频率，无法测试智能卡在不同时钟频率下的工作情况。

如果智能卡的行为不满足7816协议，读卡器只报错但是无法查看时序波形。例如7816协议要求智能卡返回复位应答（Answer To Reset,ATR）的时间不超过40000个7816时钟，如果智能卡返回ATR超时，读卡器会报错；但是无法判断出是没有返回ATR、还是返回ATR超时，需要另外借助示波器判断，非常不方便。

发明内容

本发明要解决的技术问题是提供一种智能卡测试装置，能够调节7816接口的时钟频率。

为解决上述技术问题，本发明的智能卡测试装置，包括：一台PC（个人电脑）机，一片C8051芯片，一片FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）；

所述PC机，采用图形化界面方式运行上位机软件；

所述C8051芯片，接受所述上位机软件的指令并与FPGA通信；

所述FPGA，直接受C8051芯片控制，用于调节7816接口的时钟频率和占空比，通过7816接口对智能卡进行测试。

本发明有效解决了现有读卡器无法调节7816时钟频率、无法记录7816接口波形的问题，并且硬件实现方式简单,成本低廉。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是FPGA生成的3.57MHz，占空比30%时钟波形图；

图2是所述智能卡测试装置一实施例原理框图。

具体实施方式

图1所示的是FPGA生成7816接口时钟频率3.57MHz,占空比30%的时序。上位机软件指定7816接口时钟频率是系统时钟周期5ns的个数N、以及高电平持续时间的个数M。此时N=56,M=17。图1中Sys_clk为系统时钟，7816_clk为7816接口时钟。

结合图2所示，所述智能卡测试装置在该图所示的实施例中，包括：一台PC机，其采用图形化界面方式运行上位机软件；还包括一片C8051芯片，一片FPGA。被测试的智能卡与所述FPGA相连接，电源芯片为被测试的智能卡提供电源电压VCC。

所述C8051芯片，接受所述上位机软件的指令并与FPGA通信。

所述FPGA，直接受C8051芯片控制，用于调节7816接口的时钟频率和占空比，通过7816接口对智能卡进行测试。所述时钟频率由时钟周期指定，最小调节精度是5ns；时钟占空比由高电平所持续的时间决定，最小调节精度是5ns。

所述FPGA具有记录7816接口波形的功能，并上传给所述上位机软件供使用者查看。

所述智能卡测试装置改变7816接口时钟的方式。FPGA的输入时钟频率是40MHz，FPGA倍频到200MHz，周期5ns。上位机软件指定7816接口时钟频率是5ns的个数N、以及高电平持续时间的个数M，改变7816时钟的频率和占空比。

所述智能卡测试装置采用FPGA内部BlockRam（块RAM）存储7816接口的波形。当上位机软件下达开始存储波形指令后，FPGA启动计时器，并开始监测7816接口信号的状态。7816接口每发送或接收一个字节后，FPGA记录下此字节的发生时刻、状态（发送还是接收，奇偶检验正确还是失败）、数据内容。上位机软件下达停止存储波形指令后，FPGA将存储的波形信息从BlockRam中读出，上传给上位机软件显示。

图2中，CLK为时钟，RST为复位信号，I/O为输入/输出接口。TXD为发送数据，RXD为接受数据。

普通的接触式读卡器无法改变7816接口时钟速率，并且无法记录7816通信波形；而具有上述功能的专业的智能卡测试设备价格非常昂贵。本发明的测试装置结构简单、成本低，并具有如下功能：

1，灵活配置7816接口的时钟周期及占空比。

2，记录7816接口的时序波形，并在上位机软件中以图形化方式显示。