[发明专利]具有减小的应力的隔离线结构、制造的方法和设计结构

说明书

技术领域

本发明涉及集成电路(IC)芯片，更具体地讲，涉及一种包括布置在IC的层内的一组隔离线结构的IC、制造IC的方法和设计结构。

背景技术

在集成电路(IC)加工期间，许多装置层(例如，金属层、介电层、硅层等)经常布置在彼此上和/或布置为接近彼此。这些层可包括多个部件并且可互连以形成IC。一些部件、层和设计可包括使用和/或包含粗(例如，大约3μm至大约10μm)线。这些粗线可包括铜并且能够布置为接近IC中的铝部件/层，形成诸如互连部件、电感器的一部分等的部件。例如，在设计为用作射频(RF)技术的一部分的IC中，粗铜线经常被用于生产具有满足设计规范的品质因数(例如，在给定频率的感抗与电阻之比)的电感器。

在这种结构中，覆盖或钝化层可被布置在铜线上方，所述覆盖或钝化层在铜线上方形成密封。这些钝化层可以是例如使用传统的等离子体增强化学气相沉积(PECVD)工艺沉积的SiN层。这些钝化层随后被利用聚酰亚胺材料(介电层)覆盖。然而，在铜、钝化层(例如，SiN)和介电层之间存在热膨胀系数(CTE)的大的失配。这种大的CTE失配又能够引起介电层中的裂缝。

因此，在本领域中需要克服上述缺陷和限制。

发明内容

在本发明的一方面，一种制造结构的方法包括：在同一水平层上形成相邻的布线结构，在所述相邻的布线结构之间存在间隔。该方法还包括：在同一水平层上的所述相邻的布线结构上方形成覆盖层，包括在所述相邻的布线结构之间的材料的表面上形成覆盖层；在覆盖层上方形成感光材料；以及在所述相邻的布线结构之间的感光材料中形成开口以露出覆盖层。该方法还包括：去除露出的覆盖层。

在本发明的另外的方面，一种方法包括：在结构的预定水平层在介电层中形成接合垫和布线结构；在介电层中形成过孔，露出接合垫和布线结构；在介电层的过孔和露出的部分内形成扩散阻挡层；以及在所述结构的更高水平层在布线结构上方形成金属。形成金属包括：阻塞接合垫上方的过孔；以及在布线结构上方的过孔中并且在与布线结构上方的过孔相邻的扩散阻挡层部分上方形成金属。该方法还包括：对金属进行图案化以形成两个分离的金属布线结构，在所述两个分离的金属布线结构之间存在间隔；在所述两个分离的金属布线结构上方形成覆盖层，包括在所述两个分离的金属布线结构之间的间隔内露出的介电层的表面上形成覆盖层；在覆盖层上方形成感光材料；在所述两个分离的金属布线结构之间的感光材料中形成开口以露出覆盖层；以及去除露出的覆盖层以隔离所述两个分离的金属布线结构并且减小所述结构上的应力。

在本发明的另外的方面，一种结构包括：接合垫和多个布线结构，形成在基底上方的水平层。该结构还包括：多个金属布线结构，形成在所述多个布线结构和接合垫上方的层处，在所述多个金属布线结构之间存在间隔。所述多个金属布线结构通过它们之间的间隔彼此隔离。该结构还包括：隔离的覆盖层岛，位于所述多个布线结构中的每个布线结构上。该结构还包括：聚酰亚胺材料，在位于所述多个布线结构中的每个布线结构上的隔离的覆盖层岛上。

在本发明的另一方面，提供一种有形地实现在机器可读存储介质中以用于设计、制造或测试集成电路的设计结构。该设计结构包括本发明的结构。在另外的实施例中，在机器可读数据存储介质上编码的硬件描述语言(HDL)设计结构包括当在计算机辅助设计系统中处理时产生包括本发明的结构的线结构的机器可执行表示的元件。在另外的实施例中，提供一种用于产生线结构的功能设计模型的计算机辅助设计系统中的方法。该方法包括：产生线结构的功能表示。

附图说明

作为本发明的示例性实施例的非限制性例子参照标注的多个附图在下面的具体实施方式中详细描述本发明。

图1-5显示用于形成根据本发明的各方面的集成电路的结构和各处理步骤的剖视图；

图6显示根据本发明的各方面的集成电路的剖视图；和

图7是根据本发明的实施例的在半导体设计、制造和/或测试中使用的设计过程的流程图。

具体实施方式

本发明涉及集成电路(IC)芯片，更具体地讲，涉及一种包括布置在IC的层内的一组隔离线结构的IC、制造IC的方法和设计结构。在实施例中，制造IC的方法减小覆盖层中的应力，消除由CTE失配引起的任何裂缝。更具体地讲，在实施例中，本发明防止形成在铜线上方的介电层的破裂。