[发明专利]用于存储器管理的高速缓存操作有效
申请号: | 201380079190.4 | 申请日: | 2013-09-27 |
公开(公告)号: | CN105493052B | 公开(公告)日: | 2019-05-03 |
发明(设计)人: | T.克拉尼奇;M.格里斯;N.林克维特施 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F12/0802 | 分类号: | G06F12/0802;G06F12/0846;G06F12/126 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 徐予红;付曼 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 存储器 管理 高速缓存 操作 | ||
按照本说明书,在后备存储器(诸如字节可寻址非易失性存储器)前面的存储器侧高速缓存的高速缓存操作包含组合第一操作、第二操作和第三操作中的至少两个操作,其中第一操作包含按照比起逐出具有脏高速缓存线的高速缓存条目来偏向于逐出具有干净高速缓存线的高速缓存条目的替换策略从高速缓存存储器中逐出受害者高速缓存条目。第二操作包含将受害者高速缓存条目从初级高速缓存存储器逐出到高速缓存存储器的受害者高速缓存存储器,并且第三操作包含转换存储器位置地址以在后备存储器的地址范围内置乱并散布存储器位置地址。相信,这些操作的各种组合可提供存储器的改进操作。本文描述了其它方面。
技术领域
本说明书一般涉及计算机系统领域。更具体地说,本说明书涉及用于实现多级存储器层级的设备和方法。
背景技术
今天计算机创新的限制因素之一是存储器和存储装置技术。在常规计算机系统中,系统存储器(也称为主存储器、主要存储器、可执行存储器)通常由动态随机存取存储器(DRAM)实现。基于DRAM的存储器甚至在没有存储器读或者写发生时通常也耗电,以给内部电容器再充电。基于DRAM的存储器是易失性的,这意味着,一旦掉电,存储在DRAM存储器中的数据就丢失了。
附图说明
图1是按照本说明书一方面采用高速缓存操作进行存储器管理的存储器层级的一个实施例的示意图。
图2是图1存储器层级的存储器侧高速缓存的一个实施例的示意图。
图3描绘了按照本说明书一方面的操作的一个实施例,响应于监视的条件而有选择地启用和禁用写回过滤和业务均衡操作。
图4描绘了按照本说明书一方面用于存储器管理的高速缓存操作的一个实施例。
图5a和5b描绘了按照本说明书响应于监视的条件可由存储器侧高速缓存有选择地采用的备选替换策略。
图6描绘了按照本说明书一方面的多级地址转换操作的一个实施例。
图7a-7c描绘了按照本说明书一方面的基于异或的多级地址转换操作的一个实施例。
图8a-8c描绘了按照本说明书一方面的基于异或的多级地址转换操作的更详细示例。
图9是图1存储器层级的字节可寻址非易失性存储器的一个实施例的示意图。
图10是按照本说明书一方面采用高速缓存操作进行存储器管理的计算机架构的一个示例的示意图。
具体实施方式
常规计算机系统频繁依赖于多级高速缓存来改进性能。高速缓存是位于处理器与主存储器之间的高速度存储器,以比可能从系统存储器服务于存储器访问请求更快地服务于它们。从而,当处理器需要从系统存储器中的位置读或向其写时,它首先检查那个位置是否在高速缓存中。如果是,则高速缓存“命中”已经发生,并且处理器立即从高速缓存读或向其写,这比从主存储器读或向其写更快。相反,如果处理器未发现高速缓存中的存储器位置,则高速缓存“未中”已经发生。如果是,则高速缓存分配新条目,并且从主存储器拷贝数据。然后,从高速缓存的内容满足该请求。数据通常在主存储器与高速缓存之间以固定大小的块(称为高速缓存线)传送。当高速缓存线从主存储器拷贝到高速缓存中时,创建高速缓存条目。高速缓存条目将包含拷贝的数据以及请求的存储器位置(经常称为标签)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201380079190.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:MEMS传感器
- 下一篇:一种食品灌装进料和出料的切换阀