[发明专利]刷新速率调整

说明书

背景技术

存储器设备包括用于存储数据值的存储器单元。存储器设备的示例性类型是动态随机存取存储器（DRAM）设备。随着存储器制造技术提高，存储器单元的特征尺寸已经减小，以增加存储器设备中的存储器单元的密度。增加存储器单元密度提供了在存储器设备中增加的存储容量。然而，随着存储器单元的特征尺寸减小，存储器设备可能变得更加容易受错误影响。

附图说明

图1是根据示例性实现的系统的框图。

图2是根据示例性实现的系统的框图。

图3-7是根据示例性实现的描绘与图1或图2的系统相关联的技术的流程图。

具体实施方式

计算系统可以出于不同目的而利用各种存储器。一种类型的存储器，即易失性存储器可能由于其有利的操作特性而被用作系统存储器。随着易失性存储器进步，某些特征已经引起了以前没有遇到的错??误。例如，动态随机存取存储器（DRAM）设备以把组件放置得彼此比先前可能的更接近的特征尺寸被制造。当控制器重复访问相同或接近的存储器位置时，在接近的位置中存在影响存储器的电势。

更具体地，电荷可以被选择性地存储在动态随机存取存储器（DRAM）设备的基于电容器的存储器单元中以表示相应的存储数据。因为漏电流使存储的电荷降级，所以DRAM设备的存储器单元定期地刷新，这涉及读取存储在DRAM的设备存储器单元中的数据并且将该数据重写回存储器单元。

以足够高的速率对给定行的重复激活（例如，每刷新周期约几千次的激活）可能使存储在相邻字线中的数据降级（由DRAM特征的相对接近的间距导致的在DRAM中自然发生），即使这些字线被周期性地刷新。该重复激活错误可以被定义为行锤（rowhammer）错误。换言之，当激活速率超过特定阈值时，周期性刷新间隔可能不足以保持所存储的数据。

在本公开中，描述了减轻上述问题的方法和系统。更具体地，公开了一种具有检测和识别攻击者行的能力的存储器控制器。当这样的行被识别时，存储器控制器可以实行增加的刷新速率。只要发生持续激活，存储器控制器就可以保持增加的刷新速率。在激活减退时，存储器控制器可以使刷新速率恢复回到默认速率。这可以消除单方面增加刷新速率的高性能成本，同时保持针对行锤效应的保护水平。

参考图1，图示了根据本公开的示例的系统的框图。系统100包括存储器设备102和存储器控制器104。

存储器设备102可以是包括容易受行锤错误影响的字线和位线阵列的任何存储器。为了本公开的目的，附图中讨论的存储器设备将被称为动态随机存取存储器（DRAM），然而，本公开不限于此。另外，DRAM可以与其他DRAM一起布置，以形成双列直插存储器模块（DIMM）。

存储器控制器104是管理去到和来自存储器设备102的数据流的电路。尽管被图示为独立组件，但是存储器控制器104不限于此。相反，存储器控制器104可以被集成到诸如微处理器（未图示）的其他组件中。此外，参考存储器控??制器104讨论的各个方面可以被包含到存储器设备102中。

在图示的示例中，系统100包括容易受到包括行锤错误的各种类型的错误影响的存储器设备102。耦合到存储器设备102的存储器控制器104用于响应于确定存储器的行的激活速率106接近行锤速率而调整存储器设备的一区域在一段时间内的刷新速率108，该区域包括存储器的行和存储器的相邻行。

在一个示例中，存储器控制器104可以与各种规范兼容，各种规范包括但不限于双数据速率3（DDR3）或双数据速率4（DDR4）。存储器控制器104由于其架构而可以具有用于检测和识别攻击者行的能力，其中攻击者行是在一段时间内接收预定数目的激活的存储器设备102的行。在其他示例中，攻击者行可以经由除了存储器控制器104之外的组件来确定。

在各种示例中，识别攻击者行可以包括确定激活速率106，激活速率106是在影响行锤错误之前行可以在一段时间中接收的激活的数目。该激活速率160可以被确定为使得存储器控制器104具有足够的余量来在行锤错误发生之前识别和减轻行锤效应。