[发明专利]通过组合选择性外延和共形外延的用于CMOS的图案化硅衬底上的非硅器件异质层

权利要求书

1.一种形成电子器件鳍状物的方法，包括：

在形成于多个浅沟槽隔离(STI)区之间的沟槽的底部处从衬底表面外 延地生长由鳍状物外延材料构成的鳍状物层，所述多个浅沟槽隔离(STI) 区具有界定所述沟槽的第一宽度和第一高度的STI侧壁；

对所述鳍状物层的顶部表面进行图案化并对所述多个STI区进行蚀刻， 以从在所述多个STI区的经蚀刻的顶部表面之上延伸的所述鳍状物层的高 度形成电子器件鳍状物；以及

在所述电子器件鳍状物的侧壁表面和顶部表面上外延地包覆第一共形 厚度的第一共形外延材料。

2.根据权利要求1所述的方法，其中，外延地包覆包括：从所述电子 器件鳍状物的所述侧壁表面和从所述电子器件鳍状物的所述顶部表面生长 所述第一共形厚度的单晶共形外延材料。

3.根据权利要求1所述的方法，其中，外延地包覆包括：跨所述多个 STI区的顶部表面的部分生长所述第一共形厚度的单晶共形外延材料；但不 从所述多个STI区的顶部表面的所述部分的多晶材料生长所述第一共形厚 度的所述第一共形外延材料。

4.根据权利要求1所述的方法，其中，所述鳍状物外延材料包括器件 沟道材料，并且所述第一共形外延材料包括形成于所述沟道材料的总长度 的一部分上方的栅极缓冲材料。

5.根据权利要求4所述的方法，其中，所述第一缓冲外延材料包括 ART外延InP材料或ART外延SiGe材料；所述第二缓冲外延材料包括ART 外延缓冲InAlAs材料或ART外延缓冲SiGe材料；所述器件沟道材料包括 InGaAs材料或Ge材料；并且所述第一共形外延材料包括形成于所述沟道 材料的总长度的一部分上方的InP材料或Si材料。

6.根据权利要求1所述的方法，其中，所述鳍状物材料包括缓冲材料， 并且所述第一共形外延材料包括形成于所述沟道材料的整个总长度上方的 沟道材料。

7.根据权利要求6所述的方法，其中，所述第一缓冲材料包括外延InP 材料或外延SiGe材料；所述第二缓冲材料包括外延缓冲InAlAs材料或外 延缓冲SiGe材料；并且所述第一共形外延材料包括形成于所述沟道材料的 总长度上方的InGaAs沟道材料或Ge沟道材料。

8.根据权利要求1所述的方法，还包括：

在所述侧壁和所述顶部表面的所述第一共形厚度上外延地包覆第二共 形厚度的第二共形外延材料。

9.根据权利要求8所述的方法，其中，所述鳍状物材料包括缓冲材料 和器件沟道材料中的一种；所述第一共形外延材料包括沟道材料和栅极缓 冲材料中的一种；并且所述第二共形外延材料包括器件栅极电介质和形成 于所述第一共形外延材料上方的结区材料中的一种。

10.根据权利要求8所述的方法，还包括：

在侧壁和顶部表面的所述第一共形厚度上外延地包覆第三共形厚度的 第三共形外延材料。

11.根据权利要求10所述的方法，其中，所述鳍状物材料包括缓冲材 料和器件沟道材料中的一种；所述第一共形外延材料包括沟道材料和栅极 缓冲材料中的一种；第二共形外延材料包括器件栅极电介质；并且所述第 三共形外延材料包括形成于所述第一共形外延材料上方的结区材料。