[发明专利]用于管理对时钟进行的门控的装置、系统、方法和机器可读介质

说明书

生成与特定的高速缓存记录相关联的请求，此请求将通过互连被发送至与高速缓存区块相关联的系统组件。通过专用唤醒‑警告信道来发送向系统组件指示此请求将到达的唤醒‑警告信号。唤醒‑警告信号使被禁用的时钟被解除门控为启用状态。随后，将此请求发送至系统组件。

技术领域

本公开涉及计算系统，并且尤其(但不是排他地)涉及计算系统中的时钟门控。

背景技术

近几十年来，处理器芯片已经显著地进化。多核芯片的降临已经允许在包括个人计算机和服务器的计算设备内的并行计算和其他功能。最初处理器被开发为仅具有一个核。每一核可以是能够读取并执行程序指令的独立的中央处理单元(CPU)。已经开发了用于个人计算设备的双核、四核以及甚至六核的处理器，同时伴随着十核、二十核和更多核的上升趋势已开发了高性能服务器芯片。可以利用线导体或其他传输介质的片上互连来将核连同其他片上组件互连。扩大芯片上的核的数量可能对寻求促进核的高速互连的芯片设计者提出挑战。已经开发了各种互连架构，包括环形总线互连架构以及其他示例。

用于高速计算系统的时钟设计继续进展。已经实现了具有超过8GHz速度的现代时钟。集成电路(IC)可以使用时钟信号来同步电路或芯片的不同组件。包括多个组件的更复杂的系统可以利用多个同步的时钟信号来驱动并同步组件的相互作用。通过选择性地禁用和/或启用用于电路的某个部分的时钟信号，也可以对时钟信号进行门控/解除门控。通过在不使用对应的组件时有效地关闭由时钟驱动的数字电路的部分，时钟门控可以例如用来节省功率。

附图说明

图1阐释包括多核处理器的计算系统的框图的实施例。

图2阐释包括互连和示例唤醒-警告信道的多核系统的框图。

图3阐释启用早唤醒-警告功能的特征的系统组件逻辑的框图。

图4阐释根据至少一些实现的、请求路径和早警告路径的框图。

图5A-5C阐释涉及在系统组件的请求之前的、用于对系统组件的时钟进行门控/解除门控的唤醒-警告信号的示例流。

图6A-6B阐释示出支持早唤醒-警告功能的系统的示例技术的流程图。

图7阐释计算系统的框图的另一实施例。

各附图中相同的标号和标记指示相同的元件。

具体实施方式

在下列描述中，陈述了众多特定的细节(诸如，特定类型的处理器和系统配置、特定的硬件结构、特定的架构的和微架构的细节、特定的寄存器配置、特定的指令类型、特定的系统组件、特定的测度/高度、特定的处理器流水线级和操作等的示例)以便提供对本发明的透彻理解。然而，对本领域技术人员将显而易见的是，不需要采用这些特定的细节来实践本发明。在其他实例中，未详细地描述众所周知的组件或方法(诸如，特定的和替代的处理器架构、用于所描述的算法的特定的逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材料、特定的编译器实现、代码中算法的特定表达、特定的电源休眠和门控技术/逻辑和计算机系统的其他特定的操作细节以避免不必要地使本发明含糊。