[发明专利]具有Ⅲ-Ⅴ族材料有源区和渐变栅极电介质的半导体器件

说明书

本发明描述了具有Ⅲ‑Ⅴ族材料有源区和渐变栅极电介质的半导体器件以及制造这种器件的方法。在示例中，半导体器件包括设置在衬底上方的Ⅲ‑Ⅴ族材料沟道区。栅极叠置体设置在所述Ⅲ‑Ⅴ族材料沟道区上。所述栅极叠置体包括直接设置在Ⅲ‑Ⅴ材料沟道区与栅极电极之间的渐变高k栅极电介质层。所述渐变高k栅极电介质层在邻近所述Ⅲ‑Ⅴ材料沟道区处具有较低的介电常数，并且在邻近所述栅极电极处具有较高的介电常数。源极区/漏极区设置在所述栅极叠置体的任一侧上。

技术领域

本发明的实施例涉及半导体器件领域，并且具体来说，涉及具有Ⅲ-Ⅴ族材料有源区和渐变栅极电介质的非平面半导体器件。

背景技术

对于过去的几十年，集成电路中的缩放特征已经成为了日益增长的半导体产业背后的驱动力。缩放成越来越小的特征实现了功能单元在半导体芯片的有限基面板上的密度增大。例如，缩小的晶体管尺寸允许在芯片上并入的存储器器件的数量增大，从而向产品的制造提供增大的容量。然而，对不断增大的容量的驱动并非不存在问题。优化每个器件的性能的必要性变得越来越重要。

在外延生长的半导体异质结构中(例如在Ⅲ-Ⅴ族材料系统中)形成的半导体器件由于有效质量低以及杂质散射减少而在晶体管沟道中提供了特别高的载流子迁移率。这种器件提供了高的驱动电流性能并且对于未来的低功率、高速逻辑应用看似是有前景的。然而，在基于Ⅲ-Ⅴ族材料的器件领域仍然需要显著的改进。

另外，在集成电路器件的制造中，随着器件尺寸持续缩小，多栅极晶体管(例如三栅极晶体管)已经变得越来越占据主导地位。已经尝试了许多不同的技术来减少这种晶体管的结泄漏。然而，在结泄漏抑制的领域中仍然需要显著的改进。

附图说明

图1A示出了具有Ⅲ-Ⅴ族材料有源区和包覆层的栅极全包围非平面半导体器件的部分的截面图。

图1B示出了根据本发明的实施例的具有Ⅲ-Ⅴ族材料有源区和直接位于其上的渐变高k栅极电介质层的栅极全包围非平面半导体器件的部分的截面图。

图2A是根据本发明的实施例的作为TaAlOx电介质层的Al掺入的百分比的函数的介电常数的曲线图。

图2B是作为TaSiOx电介质层的Vg(以伏特为单位)的函数的C/A(以F/cm²为单位)的曲线图。

图2C是根据本发明的实施例的作为TaAlOx电介质层的Vg(以伏特为单位)的函数的C/A(以F/cm²为单位)的曲线图。

图3A-3E示出了根据本发明的实施例的表示在制造具有带有渐变栅极电介质的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的方法中的各种操作的截面图。

图4示出了根据本发明的实施例的具有带有渐变栅极电介质的Ⅲ-Ⅴ族材料有源区的非平面半导体器件的倾斜视图。

图5A示出了根据本发明的实施例的具有渐变栅极电介质的基于纳米线的半导体结构的三维截面图。

图5B示出了根据本发明的实施例的沿着a-a’轴所截取的图5A的基于纳米线的半导体结构的截面沟道视图。

图5C示出了根据本发明的实施例的沿着b-b’轴所截取的图5A的基于纳米线的半导体结构的截面间隔体视图。

图6示出了根据本发明的一个实施方式的计算设备。

具体实施方式