[发明专利]一种极性码的译码方法及装置

说明书

本发明实施例提供一种极性码的译码方法及装置。所述方法包括：获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；根据接收序列和校验矩阵进行Trellis路径搜索，并计算输入映射序列对应的Trellis路径似然信息；根据输入映射序列对应的Trellis路径似然信息计算输入映射序列对应的判决值；按预设的映射关系对输入映射序列对应的判决值进行解映射，得到译码序列。输入映射序列为按预设的映射关系对输入序列进行映射得到的序列，输入映射序列从属于有限域GF(q)，q＝2m，m为大于1的正整数，在进行极性码译码时，进行Trellis路径搜索，计算判决值，再解映射，可同时降低最大list值，且大幅降低平均list值。

技术领域

本发明涉及通信领域，尤其涉及一种极性码的译码方法及装置。

背景技术

随着人造信道扩展维数的增加，信道的对称容量分别趋近0或1，在信道中构造极性码，当信道对称容量较好时可传输信息，当信道对称容量接近0时不在该信道上传输信息。

现有技术中，是在GF(2)域中进行编码和译码。通过极性(Polar)码级联CRC进行编码，将原来用于传输信息位的k个比特分成两部分，k-r位用于传输信息，剩余r位对前k-r位进行r位的CRC校验。进行SCL(Successive cancellation list)译码时，对每条存活路径进行CRC校验，在所有list存活路径中，如果至少一个存活路径可通过CRC校验，则在通过CRC校验的存活路径中选取似然函数最大的路径；否则，在所有list存活路径中，选取似然函数最大的路径作为判决路径。不同的编码码字经过译码后的list层数是不固定的，所有编码码字共享list资源，并通过对每一个分支进行CRC校验来决定是否终止存活路径的搜索，如果CRC校验通过，即跳出存活路径的搜索，否则，增大list值继续搜索。绝大多数编码码字译码存活路径的CRC判决次数少，经几次搜索则会通过CRC校验，因此节省的list资源可分配给不可靠的编码码字，最终平均list值远小于固定的list值，平均list值小对应统计平均的译码时延的降低。但需要极大的list值(近百万)才能逼近ML译码性能，仿真发现，对于大多数极性码，SCL译码成功仅需很小的list值(几次List)，但有少数极性码，SCL译码成功需要极大的list值。

现有技术方案中，虽可降低平均list值，但最大list值极大，而在具体逻辑实现过程中，以当前的FPGA(Field-Programmable Gate Array，现场可编程门阵列)发展水平，为保证误帧率，仍然需要根据最大的list大小配置固定的逻辑资源以提高并行度从而增加总逻辑资源占有量，且用户体验决定于FER(Frame Error Ratio，误帧率)，FER性能决定于最大list值。现有技术中，不能够同时降低最大list值，又大幅降低平均list值。

发明内容

本发明实施例提供一种极性码的译码方法及装置，用于解决现有技术中极性码的译码不能够同时降低最大list值，又大幅降低平均list值的技术问题。

本申请实施例第一方面提供的一种极性码的译码方法，包括：

获取由输入映射序列进行编码后在信道上输出的接收序列和校验矩阵；

根据所述获取到的接收序列和校验矩阵进行Trellis路径搜索，并计算所述输入映射序列对应的Trellis路径似然信息；

根据所述计算得到的输入映射序列对应的Trellis路径似然信息计算所述输入映射序列对应的判决值；

按预设的映射关系对所述计算得到的输入映射序列对应的判决值进行解映射，得到译码序列。

在第一方面的第一种可能实现方式中，所述输入映射序列为：按所述预设的映射关系对输入序列进行映射得到的序列；

所述计算输入映射序列对应的Trellis路径似然信息包括：