[发明专利]具有指定区域存储器访问调度的存储器系统

权利要求书

1.一种存储器访问调度方法，其包括：

识别存储器的多个区域的最小存储器时序参数，每个区域包括不同于其他区域的所述存储器的行、阵列、组或级的子集，其中每个区域的所述最小存储器时序参数独立于所述存储器的其他区域的最小存储器时序参数；

将代表所识别的最小存储器时序参数的数据存储到时序数据存储中；

响应于接收到对所述多个区域内的目标地址的存储器访问请求，从所述时序数据存储访问数据，代表专用于所述区域的所识别的最小存储器时序参数的所述数据包括所述目标地址；和

基于所述数据重新排序所述存储器访问请求。

2.根据权利要求1所述的方法，其中所述时序数据存储包括布鲁姆过滤器。

3.根据权利要求2所述的方法，还包括响应于感测的温度变化重新评估所述最小存储器时序参数。

4.根据权利要求2所述的方法，其中识别所述多个区域的每个区域的最小存储器时序参数包括：

测量每个区域的多个子区域的每个子区域的存储器时序参数的多个类型的存储器时序参数的类型；并且

将所述子区域的对应于存储器时序参数的每个测量的类型的最慢测量的存储器时序参数识别为每个区域的存储器时序参数的每个对应的测量的类型的所述存储器时序参数。

5.根据权利要求1所述的方法，其中：

所述存储器包括动态随机存取存储器(DRAM)；并且

专用于每个区域的所述最小存储器时序参数包括下列中的至少一个：行至列命令延迟(tRCD)；列命令和数据输出之间的时间(tCL)；列命令之间的时间(tCCD)；预充电时间(tRP)；最小行打开时间(tRAS)；多组激活窗口(tFAW)；读和写之间的时间(tWTR)；以及写恢复时间(tWR)。

6.根据权利要求1所述的方法，其中所述时序数据存储包括逻辑芯片上的第一高速缓存和存储器芯片上的第二高速缓存，其中所述第一高速缓存存储表示所述存储器的最近访问的区域的所识别的最小存储时序参数的数据，并且所述第二高速缓存存储表示所有存储器区域的所识别的最小存储器时序参数的数据。

7.一种集成电路(IC)器件，其包括：

可耦合于存储器的存储器控制器，所述存储器控制器：

响应于接收针对与第一区域和第二区域相关联的地址的存储器访问请求，基于专用于所述第一区域的第一组一个或多个最小存储器时序参数和专用于所述第二区域的第二组一个或多个最小存储器时序参数，将对所述存储器的多个区域的所述第一区域和所述多个区域的所述第二区域的存储器访问重新排序，其中所述第一区域包括所述存储器的行、阵列、组或级的子集，并且所述第二区域包括与所述第一区域不同的所述存储器的行、阵列、组或级的子集，并且其中专用于第一区域的所述第一组一个或多个最小存储器时序参数独立于专用于所述第二区域的所述第二组一个或多个最小存储器时序参数；以及

响应于被重新排序的所述存储器访问在所述第一区域和所述第二区域访问数据，以使得响应于被调度至所述第一区域的所述存储器访问的访问数据的时序和序列反映所述第一区域所展现的所述存储器时序，并且响应于被调度至所述第二区域的所述存储器访问的访问数据的时序和序列反映所述第二区域所展现的所述存储器时序。

8.根据权利要求7所述的IC器件，其还包括：

剖析逻辑，所述剖析逻辑识别专用于所述存储器的所述第一区域的所述第一组一个或多个最小存储器时序参数；以及

时序数据存储，所述时序数据存储保持表示所述第一组一个或多个最小存储器时序参数的数据；

其中响应于相对于所述第一区域执行的存储器访问，所述存储器控制器访问表示专用于所述第一区域的所述第一组一个或多个最小存储器时序参数的所述数据并基于所访问的数据调度所述存储器访问。