[发明专利]包含训练、数据组织及/或遮蔽的存储器系统及方法

说明书

所描述的实施例包含可将存储于第一存储器装置(例如，NAND快闪存储器装置)中的特定数据遮蔽到第二存储器装置(例如，DRAM装置)上的存储器系统。存储器系统可训练及/或重新组织所存储数据以促进待遮蔽的数据的选择。可由所述第一存储器装置服务对存储器命令的初始响应，所述第一存储器装置可具有低于所述第二存储器装置的等待时间。可由所述第二存储器装置服务剩余数据。控制器可在正从所述第一存储器装置提供所述初始响应时开始存取所述剩余数据，此可减少与所述第二存储器装置相关联的明显等待时间。

技术领域

本发明的实施例一般来说涉及半导体存储器，且描述可从DRAM存储器中的基于NAND的快闪存储器遮蔽一些数据的存储器系统的实例。

背景技术

具有快闪存储器单元的电可擦除及可编程存储器装置存在于广泛多种电装置中。实例性快闪存储器单元(也被称为浮动栅极晶体管存储器单元)可类似于场效应晶体管，其具有源极区及与所述源极区间隔开以形成中间通道区的漏极区。可由经掺杂多晶硅制成的浮动栅极可安置于所述通道区上方且可通过栅极氧化物层与所述通道区电隔离。控制栅极可制作于所述浮动栅极上方，且其也可由经掺杂多晶硅制成。所述控制栅极可通过电介质层与所述浮动栅极电分离。因此，所述浮动栅极在其可与快闪存储器单元的通道、控制栅极及所有其它组件绝缘的意义上为“浮动的”。

可通过在浮动栅极上存储电荷来编程实例性快闪存储器单元。电荷此后可保持在栅极上达不定周期，即使在电力已从快闪存储器单元移除之后也如此。快闪存储器单元因此可被称为非易失性的。可通过将适当电压施加到控制栅极及漏极或源极来将电荷存储于浮动栅极上。举例来说，可通过将源极接地同时将充足大的正电压施加到控制栅极来吸引电子而将负电荷放置于浮动栅极上，所述电子从通道区穿过栅极氧化物而隧穿到浮动栅极。施加到控制栅极的电压(称为编程电压)及施加所述编程电压的持续时间以及原本驻存于浮动栅极上的电荷确定在编程之后驻存于浮动栅极上的电荷量。

可通过施加具有大于阈值电压的量值的正控制栅极-源极电压来读取实例性快闪存储器单元。存储于快闪存储器单元上的电荷的量可确定必须施加到控制栅极以允许快闪存储器单元在源极与漏极之间传导电流的阈值电压的量值。在负电荷经添加到浮动栅极时，快闪存储器单元的阈值电压增加。在读取操作期间，可将读取电压施加到控制栅极，所述读取电压大到足以在不充足的电荷存储于浮动栅极上的情况下使单元导电，但并非大到足以在充足电荷存储于浮动栅极上的情况下使单元导电。在读取操作期间，可将用作单元的输出端子的漏极预充电到正电压，且可将源极耦合到接地。因此，如果快闪存储器单元的浮动栅极经充分充电，那么漏极将保持处于正电压。如果快闪存储器单元的浮动栅极未充分充电，那么单元将使漏极接地。

在可编程快闪存储器单元之前，在一些情形中必须通过从浮动栅极移除电荷来将所述快闪存储器擦除。可通过将具有与用于编程的极性相反的极性的栅极-源极电压施加到单元来擦除单元。具体来说，可将控制栅极接地，且将大的正电压施加到源极以致使电子隧穿通过栅极氧化物且从浮动栅极耗尽电荷。在另一方法中，将相对大的负电压施加到控制栅极，且将正电压(例如供应电压)施加到源极区。

典型快闪存储器装置包含若干个快闪存储器单元，其可布置成行及列。两种常见的快闪存储器阵列架构类型为“NAND”及“NOR”架构，如此称谓是因为每一者的基本快闪存储器单元配置所布置的逻辑形式。NOR快闪存储器通常可充当NOR门-例如，当字线被取为高时，对应晶体管可用于将输出位线拉低。NAND快闪存储器通常可包含以类似于NAND门的方式连接的浮动栅极晶体管-例如，数个晶体管可串联连接，且仅在所有字线为高时才可将位线拉低。

通常，NOR快闪存储器可提供比NAND快闪存储器快的读取响应。此外，NAND快闪存储器可需要内务过程以刷新存储器并修复坏的块。

附图说明

图1是根据本发明的一实施例的系统的示意性图解说明。

图2是图解说明根据本发明的一实施例服务存储器命令的实例性方法的流程图。