[发明专利]提供与数据缓冲器相关联的监听滤波

说明书

技术领域

本公开关于计算系统，特别地(但不排他地)关于包括用于将多个设备耦合至存储器的结构的该类系统。

背景技术

随着计算系统的进步，其中的元件变得越来越复杂。因此，用于在元件之间进行耦合和通信的互连架构也在增加复杂度以对于最佳元件操作保证带宽要求被满足。另外，不同的市场区隔要求互连架构不同的方面以适合市场的需求。例如，服务器要求更高性能，而移动生态系统有时能够为功率节省牺牲整体的性能。然而，以最大功率节省提供最高可能的性能是大多结构的单一目的。

发明内容

本发明涉及一种用于处理存储器请求的片上系统(SoC)，包括：结构，所述结构用于互连所述SoC的多个代理，所述结构包括：数据缓冲器，所述数据缓冲器包括多个条目，每个所述条目用于存储要传输至所述多个代理和要从所述多个代理传输的数据，以及要传输至耦合至SoC的存储器和要从耦合至SoC的存储器传输的数据；以及仲裁单元，用于在所述结构将所述多个代理中的第一代理的至少一个缓存存储器中的数据无效之后，使与所述多个条目之一中的数据相关联的多个存储器请求能够被接受。

本发明还涉及一种用于处理存储器请求的方法，包括：在处理器的一致性结构中接收来自所述处理器的非缓存代理的对于第一地址的第一监听存储器请求；检测所述一致性结构的数据缓冲器中与所述第一地址相关联的条目是否为所述一致性结构所有；以及如果是，则将所述第一监听存储器请求降级为非监听存储器请求。

本发明还涉及一种用于处理存储器请求的系统，包括：片上系统(SoC)包括：第一核和第一缓存存储器；至少一个存储器控制器，耦合至动态随机存取存储器(DRAM)；第一非缓存代理；结构，耦合所述第一核、所述第一非缓存代理和所述至少一个存储器控制器，所述结构包括数据缓冲器和临时监听过滤器逻辑，所述临时监听过滤器逻辑对于所述数据缓冲器是包含性的且对于所述第一缓存存储器是非包含性的，所述临时监听过滤器逻辑用于：当与第一地址相关联的指示器指示所述结构具有对所述第一地址的控制时，使来自所述第一非缓存代理的对所述第一地址的多个监听存储器请求能够被接受而无需停顿；以及所述DRAM，耦合至所述SoC。

附图说明

图1示出了包括多核处理器的计算系统的框图的实施例。

图2是根据本发明实施例的片上系统(SoC)的高级视图的框图。

图3是根据本发明实施例的共享存储器结构的部分的框图。

图4是根据本发明实施例的许可仲裁器的更多细节的框图。

图5是示出根据本发明实施例的共享存储器结构的更多细节的框图。

图6是根据本发明实施例的方法的流程图。

图7是根据本发明实施例的采用监听过滤器逻辑来处理输入存储器请求的方法的流程图。

图8是根据本发明实施例的SoC的框图。

图9是根据本发明实施例的存在于计算机系统中的元件的框图。

具体实施方式

在以下描述中，许多具体细节被公开，例如，处理器和系统配置的具体类型的示例、具体的硬件结构、具体的架构和架构细节、具体的寄存器配置、具体的指令类型、具体的系统元件、具体的尺寸/高度、具体的处理器流水线级和操作等，以提供本发明的透彻理解。然而，对于本领域的技术人员而言，很明显，这些具体细节不必被采用以实现本发明。在其他情况下，众所周知的元件或方法，诸如，特定的和替代的处理器架构、用于所描述算法的特定逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材料、特定的编译器实现、代码中特定的算法表达式、特定的关断和门控技术/逻辑以及计算机系统的其他特定操作细节未被详细描述，以避免不必要地模糊本发明。