[发明专利]具有故障冗余的分布式高速缓存一致性目录

说明书

技术领域

本公开涉及高速缓存一致性目录，并且更具体地涉及用于高速缓存一致性系统的方法、系统和产品。

背景技术

在每个处理器共享存储器的多处理器系统中，可以实施高速缓存一致性方案。在此类方案中，可以采用目录以跟踪对一致的高速缓存行的访问。可以以分布的方式实施此类目录，其中该目录的多个部分被实施为该多处理器系统的单独组件。但是，在现有技术的此类示例系统中，此类组件的故障致使整个高速缓存一致性系统不可用。

发明内容

在此说明书中公开了各种示例系统和方法。一个示例系统包括许多处理器，其中每个处理器包括高速缓存存储器。此类系统还可以包括耦接到处理器的许多目录控制器，其中每个目录控制器被配置为管理对应的高速缓存一致性目录，每个高速缓存一致性目录被配置为跟踪对应的存储器地址集合，并且每个处理器用指示由每个高速缓存一致性目录跟踪的对应的存储器地址集合的信息来配置。这样的示例系统还可以包括一个或多个组件，该一个或多个组件被配置为识别高速缓存一致性目录中的一个高速缓存一致性目录的故障并且在无故障的高速缓存一致性目录当中再分配由故障的高速缓存一致性目录先前跟踪的存储器地址集合。所述一个或多个组件还可以被配置为用描述在无故障的高速缓存一致性目录当中再分配存储器地址集合的信息来重新配置每个处理器。

在此说明书中还公开用于诸如上述系统之类的系统的方法。这样的方法可以包括：识别高速缓存一致性目录中的一个高速缓存一致性目录的故障。这样的方法还可以包括在无故障的高速缓存一致性目录当中再分配由故障的高速缓存一致性目录先前跟踪的存储器地址集合。这样的方法还可以包括用描述在无故障的高速缓存一致性目录当中再分配存储器地址集合的信息来重新配置每个处理器。

附图说明

图1阐述了包括分布式高速缓存一致性目录的计算机系统的一个实施例的方框图。

图2阐述了说明在多处理器、高速缓存一致性系统中提供高速缓存一致性目录的冗余的示例方法的流程图。

图3阐述了说明在多处理器、高速缓存一致性系统中提供高速缓存一致性目录的冗余的另一个示例方法的流程图。

图4阐述了说明在多处理器、高速缓存一致性系统中提供高速缓存一致性目录的冗余的另一个示例方法的流程图。

在附图中举例示出特定的实施例并且将在这里详细描述。但是，应当理解的是附图和详细描述不旨在将权利要求限制到所公开的特定实施例，甚至在关于特定特征仅仅描述单个实施例时。相反地，意图是覆盖对受益于本公开的本领域的技术人员来说显而易见的所有修改、等效物和可替代物。除非另有说明，在本公开中提供的特征的示例旨在是说明性的而不是限制性的。

贯穿本申请使用的，“可以(may)”一词用于许可的意思(即，意味着有潜能)，而不是强制的意思(即，意味着必须)。类似地，词“包括(include)”“包括(including)”和“包括(includes)”意味着包括但不限于。

各种单元、电路、或其它组件可以被描述为“被配置为”执行一个任务或多个任务。在此语境中，“被配置为”是对通常意味着“具有在操作期间执行一个任务或多个任务的电路”的结构的广义叙述。因而，单元/电路/组件可以被配置为执行任务甚至在单元/电路/组件当前未开启时执行任务。通常地，形成对应于“被配置为”的结构的电路可以包括硬件电路。类似地，在描述中为了方便起见，各单元/电路/组件可以被描述为执行一个任务或多个任务。此类描述将被解释为包括短语“被配置为”。对被配置为执行一个或多个任务的单元/电路/组件的叙述明确地不意图援引35U.S.C.§112的第六段，用于那个单元/电路/组件的解释。

具体实施方式

图1阐述了下面进一步详细描述的包括分布式高速缓存一致性目录的计算机系统的一个实施例的方框图。图1的示例计算机系统102还包括若干处理器110A、110B、和110C，其经由点到点链路114、内部总线、或一些其它的数据通信链路耦接到一个或多个I/O(输入/输出)块112和一个或多个存储器块104。在一些实施例中，每个处理器110可以经由图1中未描述的链路直接耦接到单独的存储器104和单独的I/O块112，而每个处理器110经由点到点链路114耦接到所有存储器104和I/O块112。这样的计算机系统102可以被配置用于不同的应用，其包括例如作为移动设备、个人桌上型计算机、笔记本或膝上型计算机、服务器和类似设备。