[发明专利]半导体装置

说明书

技术领域

本发明涉及具备ESD(静电放电)保护电路用的NMOS晶体管的半导体装置。

背景技术

首先，对现有的半导体装置进行说明。图2是示出现有的半导体装置的俯视图。

在保护内部电路不受ESD的影响的ESD保护电路中，通常使用NMOS晶体管。该NMOS晶体管的样式(pattern)例如如图2所示那样布置。

NMOS晶体管具备：交替配置的多个源5和多个漏4；源5与漏4之间的多个且为偶数个的沟道(channel)；设于多个沟道之上的多个栅3；以及与多个源5中最端部的源5相邻配置的背栅1a、嵌入其他的源5中的背栅1b和包围NMOS晶体管而配置的背栅1c(例如，参照专利文献1)。

现有技术文献

专利文献

专利文献1：日本特开2008-193019号公报(图3)

发明内容

发明要解决的课题

这里，在专利文献1中公开的技术中，认为从多个源5中最端部的源5通向背栅1a以及背栅1c的各布线是以1种样式来布置的。因此，在该源中，由于布线的面积变大，布线的寄生电阻值变小。在基于ESD的浪涌电流流过ESD保护电路用的NMOS晶体管的情况下，由于容易在布线的寄生电阻值小的上述源1处集中，因此容易在具有较大面积的布线的源集中，容易产生由局部发热造成的破坏。即，半导体装置的ESD耐受能力容易变低。

本发明是鉴于上述课题而完成的，提供一种ESD耐受能力高的半导体装置。

用于解决课题的手段

本发明为了解决上述课题，提供一种半导体装置，其具备ESD保护电路用的NMOS晶体管，该半导体装置的特征在于，该半导体装置具备：上述NMOS晶体管，其具备交替配置的多个源和多个漏、在上述源与上述漏之间的多个且为偶数个的沟道、设于多个上述沟道之上的多个栅、以及配置于多个上述源中最端部的上述源的附近的背栅；接地电压布线，其与外部连接用的接地电压焊盘电连接；输入电压布线，其与外部连接用的输入电压焊盘电连接，多个源布线分别由相同形状的金属膜构成，使多个上述源分别与上述接地电压布线电连接，多个漏布线分别由相同形状的金属膜构成，使多个上述漏分别与上述输入电压布线电连接，多个栅布线分别由金属膜构成，使多个上述栅分别与上述接地电压布线电连接，背栅布线由金属膜构成，且从上述源上的上述源布线分离，使上述背栅与上述接地电压布线电连接。

发明效果

在本发明中，所有源布线是以相同样式来布置的。因此，NMOS晶体管中的浪涌电流在各源布线中容易均匀地流过。即，浪涌电流不容易集中。因而，不容易产生由局部发热造成的破坏，ESD耐受能力提高。

附图说明

图1是示出半导体装置的俯视图。

图2是示出现有的半导体装置的俯视图。

具体实施方式

以下，参照附图对本发明的实施方式进行说明。

首先，对半导体装置的结构进行说明。图1是示出半导体装置的俯视图。

半导体装置具备：ESD保护电路用的NMOS晶体管10、接地电压布线22a、以及输入电压布线23a。

NMOS晶体管10具备：交替配置的多个源12和多个漏13、源12与漏13之间的多个且为偶数个的沟道、设于多个沟道之上的多个栅11、以及配置于多个源12中最端部的源12附近的背栅14。这里，NMOS晶体管10的沟道长度方向的最端部的扩散区域是源12。

接地电压布线22a与外部连接用的接地电压焊盘电连接。输入电压布线23a与外部连接用的输入电压焊盘电连接。多个源布线22分别由相同形状的金属膜构成，经由接点19将多个源12分别电连接于接地电压布线22a。多个漏布线23分别由相同形状的金属膜构成，经由接点19将多个漏12分别电连接于输入电压布线23a。多个栅布线21分别由相同形状的金属膜构成，经由接点19将多个栅11分别电连接于接地电压布线22a。背栅布线24由金属膜构成，经由接点19将背栅14电连接于接地电压布线22a。此外，背栅布线24从源12上的源布线22分离。

这里，在NMOS晶体管10中，栅11在半导体基板上由多晶硅构成。源12以及漏13是设于P型的半导体基板的表面的N型的扩散区域。背栅14是设于P型的半导体基板的表面的P型的扩散区域。栅布线21等全部布线在半导体基板上由铝或者铜构成。

接下来，对向外部连接用的输入电压焊盘输入的输入电压是通常电压的情况下的、保护内部电路不受ESD(静电放电)的影响的ESD保护电路用的NMOS晶体管10的动作进行说明。