[发明专利]碳化硅半导体器件及其制造方法

说明书

技术领域

本发明涉及碳化硅半导体器件和制造碳化硅半导体器件的方法。

背景技术

关于作为广泛使用的功率半导体器件的Si(硅)MOSFET(金属氧化物半导体场效应晶体管)，击穿电压的主要确定因素是用作击穿电压保持区的漂移层可耐受的电场强度的上限。由Si制成的漂移层在被供应大约0.3MV/cm或更大的电场的部分被击穿。因此，要求抑制电场强度，使其小于MOSFET的整个击穿电压保持区中的预定值。最简单的方法是提供具有低杂质浓度的击穿电压保持区。然而，这种方法不利地提供MOSFET的大导通电阻。换句话讲，导通电阻和击穿电压之间有折衷关系。

关于典型的Si MOSFET，日本专利特许公开No.9-191109说明在考虑到由Si的性质值导致的理论限制的情况下导通电阻和击穿电压之间的折衷关系。为了消除这个折衷，公开了在设置在漏电极上的n型衬底上设置的n基底层中添加下p型嵌入层和上p型嵌入层。通过下p型嵌入层和上嵌入层，n基底层被划分成均具有相等厚度的下级、中级和上级。根据这个公开，电压因这三级中的每个被保持相等，由此，各级的最大电场被保持等于或小于临界电场强度。

引用列表

专利文献

PTD1：日本专利特许公开No.9-191109

发明内容

技术问题

作为提供针对上述折衷的进一步改进的方法，近年来，已经在积极讨论使用SiC(碳化硅)替代Si。不同于Si，SiC是能够充分耐受0.4MV/cm或更高的电场强度的材料。因此，SiC MOSFET能够耐受比Si MOSFET能够耐受的高的电场。当施加此高电场时，出现的问题在于，因电场集中在MOSFET结构中的特定位置，导致击穿。例如，在沟槽型MOSFET的情况下，在栅绝缘膜的底部部分(特别是，沟槽的拐角部分)中因电场集中造成的栅绝缘膜的击穿现象是击穿电压的主要确定因素。因此，在Si半导体器件和SiC半导体器件之间，击穿电压的确定因素有所不同。因此，如果为了提高SiC半导体器件的击穿电压而仅仅应用假定使用Si的上述公开的技术，则使用SiC的物理性质的优点实现击穿电压的提高是不充分的。

本发明致力于解决上述问题，目的是提供具有高击穿电压的碳化硅半导体器件和制造碳化硅半导体器件的方法。

问题的解决方案