[发明专利]接收机IIP2模拟校准

说明书

用于执行接收机的模拟校准以优化二阶输入截点(IIP2)的技术。在一方面，对干扰源进行建模的信号发生器被耦合至接收机的可调节输入，例如，混频器的栅极偏置电压。例如，信号发生器输出可以是单频调开关键控(OOK)经调制信号。混频器将信号向下混频到基带，其中模拟相关器将经下变频的信号与用于执行OOK调制的已知位序列进行相关。模拟相关输出随后被提供以驱动混频器中的偏置电压，例如，差分混频器中的晶体管的一个或多个栅极电压，以优化总接收机IIP2。此外，本公开的各方面提供了具有多个LNA的校准接收机，并且还提供了具有多条接收路径的双或分集接收机。

背景技术

领域

本公开涉及用于校准射频(RF)接收机的二阶输入截点(IIP2)的模拟技术。

背景

在通信电路系统中，接收机的线性度是确定其动态范围的重要因素。接收机线性度的一个常见度量是二阶输入截点，或即IIP2。接收机IIP2可取决于各种因素，包括接收机中的各半导体器件之间的不理想的失配。例如，接收机IIP2的一个决定因素是在形成下变频混频器中的差分对的晶体管之间的失配。

为了减少IIP2上的晶体管失配的影响，不同的栅极偏置电压可应用于接收机的差分对内的晶体管。这些栅极偏置电压或用于调谐IIP2的其他电压的最优设置可根据IIP2校准方案来确定。携带已知预调制序列的干扰源可应用于接收机输入，并且该干扰源可由混频器下变频。经下变频的信号随后可与已知预调制序列数字相关，并且可对下变频混频器(或其他电路系统)中的晶体管的栅极偏置电压做出调节来最大化该序列与收到信号之间的相关。

IIP校准方案一般可使用数字处理器在数字域中执行该相关。然而，执行数字相关可将显著延迟引入至校准控制回路中，因为下变频之后的信号(其为模拟信号)在发送到数字处理器之前必须首先被模数转换器(ADC)数字化。此外，应用到晶体管的栅极电压必须是模拟的，这随后需要在数字处理器之后的数模转换器(DAC)。数字校准的收敛时间从而将受ADC/DAC分辨率和速度的限制，并且慢数据转换器将不合期望地增加执行IIP2校准所需的时间。如果接收机支持多个频带和模式，并且因此包括多个混频器，则执行IIP2校准所需的时间将进一步针对每个接收机相应倍增。另一方面，在模拟域中执行IIP2校准提出各种挑战，包括需要提供精确的模拟计算元件，这些元件也能被灵活配置以适应校准要求。

期望提供用于执行接收机IIP2校准的快速且高效的技术。

附图简述

图1解说了可在其中实现本公开的技术的无线通信设备100的设计的框图。

图2解说了具有用于IIP2校准的可配置栅极电压的混频器(例如，同相(I)混频器或正交(Q)混频器)的示例实现。

图3解说了提供接收机混频器的模拟校准以优化IIP2的系统的示例性实施例。

图4、4A和4B解说了模拟相关器和相关联的信号波形的示例性实施例。

图5解说了相关器的替换示例性实施例，其中模拟相关器级直接输入并处理来自乘法器的差分电压并生成差分电压VG_calp、VG_caln。

图6解说了本公开的替换示例性实施例，其中接收机可容纳多个频带。

图7、7A和7B解说了本公开的替换示例性实施例，其中IIP2校准技术可被应用于采用双(或更多个)接收机的接收机。

图8解说了使用本文公开的原理的用于IIP2校准的方法的示例性实施例。

图9解说了本公开的替换示例性实施例，其中执行IIP2校准，其中信号发生器的输出被直接耦合至接收机中的单个LNA的输入。

图10、11、12、12A和12B解说了用于使用一个(例如，主或副)接收机来实现LPF并使用另一(例如，副或主)接收机来实现积分器的某些原理。