[发明专利]使用多周期命令实现存储器装置访问的设备、方法和系统

说明书

本文公开了用于确定访问存储器装置资源的命令的定时的技术和机制。在一实施例中，多周期命令从存储器控制器交换到存储器装置，其中，多周期命令指示对一组存储器装置的访问。基于多周期命令，控制一个或更多个其它命令的定时以实行描述存储器装置的操作约束的时间延迟参数。在另一实施例中，参照多周期命令的最后周期的开始，确定一个或更多个命令的定时。

相关申请

本申请是基于2012年11月30日提出的美国临时专利申请61/731908的非临时申请，并且要求具有该临时申请的优先权。临时申请61/731908由此通过引用结合于本文。

背景

1. 技术领域

本发明涉及存储器装置，并且更具体地说，涉及访问易失性存储器装置的存储器单元。

2. 背景技术

计算系统通常依赖存储器装置存储信息。此类存储器装置可分成两种一般类型。首先，要求电源以保持存储的信息的正确性的易失性存储器装置。其次，即使在电源关断后也保持存储的信息的非易失性存储器装置。

一个常见类型的易失性存储器装置是动态随机存取存储器(DRAM)。与其它存储器技术相比，包括并且最明显的是静态随机存取存储器(SRAM)装置，DRAM装置通常提供比机械存储装置（诸如硬盘）改进程度大得多的性能，同时提供更低成本、更高存储密度和更少功耗。然而，这些益处以定期和刚好在从存储器单元读取数据或将数据写入存储器单元的每次访问之前和之后的时间期访问组成DRAM装置的存储器单元时发生各种延迟为代价。

DRAM通常在集成电路内的单独电容器中存储数据的每个比特。由于电容器泄漏电荷，因此，除非定期刷新电容器电荷，否则，信息最终将衰落。由于此刷新要求和其它设计考虑，DRAM设计员对在DRAM内的操作实施各种定时约束以保持正确性。一个此类约束是预充电要求。具体而言，在请求访问DRAM中的不同行（也称为比特线(BL)）时，要通过发出“预充电”命令先停用当前行。预充电命令将促使感应放大器关闭和比特线预充电到处在高与低逻辑电平之间的中间的匹配电压。在某个行预充电时间期延迟（也称为tRP）后，可发出“激活”命令以激活要访问的下一行。

造成由于采用DRAM技术而遭受的各种延迟的是刷新操作、预充电操作、激活操作及其它维护操作。这些延迟具有限制可将数据写入DRAM装置或从中读取的速率的效应，并且虽然诸如处理器等组件在变得更快方面取得了长足的进步，但在增大用于DRAM技术的访问的速率方面取得相对小的进展。

附图说明

本发明的各种实施例在附图的图中以示例方式而不是限制方式示出，并且在图中：

图1是根据一实施例，示出用于交换多周期命令的系统的元件的框图。

图2是根据一实施例，示出用于处理多周期命令的存储器装置的元件的框图。

图3是根据一实施例，示出用于为访问存储器资源的命令定时的方法的元件的流程图。

图4是根据一实施例，示出在存储器控制器与存储器装置之间交换的多周期命令的表。

图5A到5D是根据相应实施例，示出各种多周期命令交换的特征的时序图。

图6是根据一实施例，示出用于访问存储器资源的计算系统的元件的框图。

图7是根据一实施例，示出用于访问存储器资源的移动装置的元件的框图。

具体实施方式