[发明专利]具有感测晶体管阵列的集成电路、感测装置及测量方法

权利要求书

1.一种集成电路(100)，包括：

-半导体衬底(110)；

-在所述衬底之上的绝缘层(120)；

-在所述绝缘层上的第一晶体管(140a)，所述第一晶体管包括在源极区(142a)与漏极区(144)之间的暴露的官能化沟道区(146a)，所述官能化沟道区被布置用于感测介质中的分析物；

-在所述绝缘层上的第二晶体管(140b)，所述第二晶体管包括在源极区(142b)与漏极区(144)之间的暴露的沟道区(146b)，所述沟道区被布置用于感测所述介质的电势；和

-被导电性地耦合至所述半导体衬底的电压偏置发生器(150)，用于向所述第一晶体管和所述第二晶体管提供偏置电压，所述电压偏置发生器可响应于所述第二晶体管。

2.根据权利要求1所述的集成电路(100)，其中所述官能化沟道区(146a)利用用于粘合感兴趣的分析物的粘合层(148)进行官能化。

3.根据权利要求1所述的集成电路(100)，其中所述官能化沟道区(146a)通过所述沟道区的化学改性而被官能化。

4.根据权利要求1或2所述的集成电路(100)，进一步包括晶体管的阵列，所述阵列包括多个所述第一晶体管(146a)和至少一个所述第二晶体管(146b)。

5.根据权利要求4所述的集成电路(100)，其中所述第一晶体管(146a)中的每一个被单独地官能化。

6.根据权利要求1至5中的任一项所述的集成电路(100)，其中各沟道区(146a，146b)包括纳米线或纳米管。

7.根据权利要求6所述的集成电路(100)，其中所述纳米管包括硅纳米线或由硅纳米线构成。

8.根据权利要求6所述的集成电路(100)，其中所述纳米管包括碳纳米管或由碳纳米管构成。

9.根据权利要求1至8中的任一项所述的集成电路(100)，其中各沟道区(146a，146b)由氧化物膜(540)覆盖。

10.一种感测装置，包括样本室和权利要求1至9中的任一项所述的集成电路(100)，其中所述第一晶体管(140a)和所述第二晶体管(140b)被暴露于所述样本室。

11.根据权利要求10所述的感测装置，其中所述样本室包括流动通道。

12.根据权利要求10或11所述的感测装置，进一步包括被分别耦合至相应的第一晶体管和第二晶体管(140a，140b)的信号处理器。

13.一种测量介质中的感兴趣的分析物的方法，所述方法包括：

-提供根据权利要求1至9中的任一项所述的集成电路(100)；

-使所述第一晶体管(140a)和所述第二晶体管(140b)暴露于潜在地包括所述分析物的介质；

-利用所述第二晶体管(140b)来感测所述介质的电势；和

-响应于所述介质的感测的所述电势来调整提供至所述衬底的所述偏置电压。

14.根据权利要求13所述的方法，进一步包括：

-在所述偏置调整步骤之后测量流过所述第一晶体管(140a)的漏极-源极电流；和

-从测量的所述漏极-源极电流导出所述分析物的存在。

15.根据权利要求14所述的方法，其中在时间尺度上执行所述测量步骤，以使得所述介质的所述电势在所述测量期间是恒定的。