[发明专利]通过控制表面组成来调控钨生长

说明书

技术领域

本发明的实施方式大体涉及用于在半导体制造期间处理基板的方法。特别地，本发明的实施方式涉及在CVD沉积工艺之前处理成核层的方法。

背景技术

可靠地生产纳米尺寸的特征是下一代半导体器件的关键技术之一。缩小的电路与器件尺寸已对处理能力提出了额外的要求。位于集成电路技术核心的多层互连需要精准地处理高深宽比特征，比如过孔及其他互连。可靠地形成这些互连对未来成功及持续努力增加单个基板的电路密度与品质是至关重要的。

基板上形成的特征的金属镀覆(metallization)包括诸如钨之类的金属的CVD沉积。钨可用于漏极触点、源极触点的金属填充、金属栅极填充和栅极触点，以及DRAM和闪存中的应用。随着特征尺寸缩小，渐渐难以填充横截面尺寸小于20nm的特征，同时维持填充区域无空隙。此外，若钨的填充并非几近完美，则后处理步骤(比如钨层的CMP及钨(湿式和干式)回蚀刻(etchback))可能会打开空隙或甚至缝，而产生集成问题。

在凹状(re-entrant)特征中，所述特征的上部小于下部，所述特征不能通过当前的技术(甚至是以100％保形的钨处理)无缝地填充。钨CVD填充在近20年已发展至几近100％的保形性。但是，当前的技术在传统的ALD钨成核之后进行钨卤化物与H₂的体CVD填充，无法达成在特征内部比在场上有更多的填充物。所产生的缝在钨CMP期间暴露至浆料，或在钨回蚀刻期间暴露至钨蚀刻化学品(chemistry)。CMP浆料或回蚀刻化学品从钨CVD处理进入缝，扩大缝，且可能导致下游的显著集成问题。

因此，在本领域中有许多努力致力于建立一种用于特征的无缝钨填充的钨沉积工艺，所述工艺具有增强的自底向上的钨生长过程。

发明内容

本发明的实施方式大体提供一种形成与处理成核层以控制钨优先沉积至沟槽与过孔中的方法。在一个实施方式中，一种控制CVD工艺中的成核的方法可包括以下步骤：使包含钨卤化物的第一成核气体与反应物气体反应，以沉积第一成核层；由含氮气体形成等离子体，以产生活化氮；用所述活化氮处理所述第一成核层的至少一部分，其中所述活化氮优先沉积在表面区域上；使包含钨卤化物的第一沉积气体与含氢气体反应，以沉积钨填充层；使包含钨卤化物的第二成核气体与反应物气体反应，以沉积第二成核层；以及使包含六氟化钨的第二沉积气体与氢气反应，以沉积钨场层(tungsten field layer)。

在另一实施方式中，一种控制CVD工艺中的成核的方法可包括以下步骤：沉积包含钨的第一成核层；用活化氮处理所述第一成核层的至少一部分，其中所述活化氮优先沉积在表面区域上；使包含钨卤化物的第一沉积气体与含氢气体反应，以沉积钨填充层；沉积包含钨卤化物的成核气体，以形成第二成核层；以及使包含钨卤化物的第二沉积气体与含氢气体反应，以沉积钨场层。

附图说明

为了能够详细地理解本发明的上述特征，可通过参考实施方式来获得上文简要概述的本发明的更特定描述，这些实施方式中的一些实施方式在附图中示出。然而应注意附图仅绘示本发明的典型实施方式，因而不应将这些附图视为对本发明的范围的限制，因为本发明可容许其他等同有效的实施方式。

图1是具有根据标准钨沉积技术的特征的基板的截面图。

图2是根据一个实施方式的用于沉积无缝钨填充物的方法的方块图。

图3A至图3C是根据一或更多个实施方式描绘氮处理对钨成核延迟的影响的图。

图4A至图4D是根据一或更多个实施方式的具有填充特征的基板的放大图像。

为了帮助理解，已尽可能使用相同的标记数字来表示各图共用的相同元件。应考虑到在一个实施方式中揭示的元件可有利地用于其他实施方式，而无需特定详述。

具体实施方式

本发明的实施方式大体提供一种形成与处理成核层以控制钨优先沉积到沟槽与过孔中的方法。通过现有技术在特征中沉积钨可能导致产生缝，所述缝来自钨CVD的成核生长已生长到一起的区域。在许多情况中，这些缝可能具有诸如缝隙之类的缺陷，这些缝隙是在生长期间由于壁的一个部分以与壁的另一部分稍微不同的速率生长而形成。如前文所述，这些缝隙可能会被后沉积处理(比如在CMP期间)劣化。通过控制CVD沉积的钨能生长的区域，能避免这些负面的影响。参照下文所论述的附图将更清楚地描述在此揭示的实施方式。