[发明专利]用于降低嵌入式系统内的功率消耗的方法和装置

说明书

优先权

本专利申请要求与本专利申请同时于2013年10月4日提交的标题为“METHODS AND APPARATUS FOR REDUCING POWER CONSUMPTION WITHIN EMBEDDED SYSTEMS”的共同拥有的、共同未决的美国专利申请序列号14/046,824的优先权，该美国专利申请要求于2012年10月4日提交的标题为“METHODS AND APPARATUS FOR REDUCING POWER CONSUMPTION WITHIN EMBEDDED SYSTEMS”的美国临时专利申请序列号61/709,567的优先权，前述专利申请中的每一个专利申请均全文以引用方式并入本文。

技术领域

本公开整体涉及计算机化设备和用户界面的领域。更具体地，在一个示例性实施例中，诸如例如相对于High-Speed Inter-Chip^TM(HSIC)具体实施公开了设备的多个内部集成电路(IC)的连接管理。

背景技术

许多产品在单形状因数设计内集成多个集成电路(IC)(也通俗地称为“芯片”)。多芯片构造缩短了商品部件(例如存储器、处理器等)的设计时间，并且使得制造商能够集中关注于总体设备设计和能力。多芯片设备构造中的一个重要的考虑是芯片间通信。

如本文所用，术语“芯片间”非限制地指代设备的IC之间的连接。HSIC(High-Speed Inter-Chip^TM)是芯片间通信的一种现有的工业标准。HSIC物理信令是源同步双线(选通，数据)串行接口。现有解决方案提供480Mbp的数据速率(240MHz双倍数据速率(DDR))。信令是双向的，并且使用不归零倒置(NRZI)线路编码。从软件协议角度看，HSIC是基于Universal Serial Bus^TM(USB)软件协议的，并且通常与现有USB软件栈兼容。

虽然HSIC已经去除了降低复杂性、成本和功率消耗的USB操作的物理元件(例如物理缆线等)，但是现有HSIC具体实施仍然不支持多个期望的使用情形。例如，现有HSIC不支持：(i)“设备”发起的连接/断开(HSIC“设备”是指以与USB设备类似的方式运转的芯片，在下文中为了清楚起见，其将被称为“从IC”)、(ii)“主机”发起的连接/断开(HSIC“主机”是指以与USB主机设备类似的方式运转的芯片，在下文中为了清楚起见，其将被称为“主IC”)、(iii)主IC与从IC之间的定时和同步、以及(iii)功率保存和消耗等等。

因此，需要改进的方法和装置来对设备内的多个内部集成电路(IC)的连接进行管理。具体地，对于连接和断开事件的协调、和/或操作的暂停和恢复，需要改进的方案。此外，理想的方案应该降低功率消耗，并且最低程度地影响性能(即起动时间快等等)。

发明内容

本公开通过尤其是提供用于设备的多个内部集成电路(IC)的连接管理的改进的装置和方法来满足前述需求。

公开了一种用于对内部设备接口的第一处理器和第二处理器之间的连接进行管理的方法。在一个实施例中，该方法包括：执行握手过程；响应于握手过程，将第一处理器连接到第二处理器；经由该连接对数据进行事务处理；以及响应于暂停条件，暂停该连接。

公开了一种被配置为内部地对第一处理器和第二处理器之间的连接进行管理的装置。在一个实施例中，该装置包括：被配置为执行握手过程的逻辑部件；响应于握手过程，被配置为将第一处理器连接到第二处理器的逻辑部件；被配置为经由该连接对数据进行事务处理的逻辑部件；以及响应于暂停条件，被配置为暂停该连接的逻辑部件。

公开了非暂态计算机可读介质。在一个实施例中，该非暂态计算机可读介质包括在被第一处理器执行时使得第一处理器进行以下操作的指令：执行与第二处理器的握手过程；响应于握手过程，将第一处理器连接到第二处理器；经由该连接对数据进行事务处理；以及响应于暂停条件，暂停该连接。

还公开了一种操作计算机化装置的方法。

在本文中还公开了一种具有多个IC的计算机化系统。

本领域的普通技术人员参考如下给出的附图和对示例性实施例的详细描述将会立即认识到本公开的其它特征和优点。

附图说明

图1是一种用于对高速内部设备接口的多个内部集成电路(IC)之间的连接进行管理的方法的一个实施例的逻辑流程图。

图2是一种实现高速芯片间(HSIC)接口的用户设备装置的一个示例性实施例的逻辑框图。