[发明专利]减少异构计算系统中的冷TLB未命中

说明书

技术领域

所公开的实施方案涉及采用具有公用存储器地址空间(物理和虚拟两者)的不同类型处理单元(例如中央处理单元、图形处理单元、数字信号处理器或各种类型的加速器)的异构计算系统的领域。更具体地，所公开的实施方案涉及在将任务从一种处理器类型卸载到另一种处理器类型时减少或避免此类计算系统中的冷转换后备缓冲器(TLB)未命中的领域。

背景技术

异构计算系统通常采用不同类型的处理单元。例如，异构计算系统可使用共享公用存储器地址空间(物理存储器地址空间和虚拟存储器地址空间两者)的中央处理单元(CPU)和图形处理单元(GPU)两者。在使用GPU的通用计算(GPGPU计算)中，利用GPU来执行传统上由CPU执行的某项工作或任务。CPU将任务切换或卸载到GPU，GPU继而将执行所述任务并且直接或通过将信息存储在CPU在需要时能够检索到它的地方来为CPU提供结果、数据或其它信息。

虽然CPU和GPU常常共享公用存储器地址空间，但常见的是，这些不同类型的处理单元具有可针对特定类型的处理单元进行优化的独立地址转换机制或分级结构。也就是说，当今的处理设备通常利用虚拟寻址方案来对存储器空间进行寻址。因此，转换后备缓冲器(TLB)可用于将虚拟地址转换成物理地址，以使得处理单元可定位待执行的指令和/或待处理的数据。在任务切换的情况下，很可能的是，完成所卸载任务需要的转换信息将从其它处理器类型的TLB中缺失，从而导致冷(初始)TLB未命中。为了从TLB未命中恢复，接收任务的处理器必须浏览存储器页面(通常被称为“页面遍历(pagewalk)”)以便在任务处理能够开始之前获取转换信息。通常，可以几十至数百个时钟周期计测量由于TLB未命中而导致的处理延迟或等待时间。

发明内容

提供了一种用于避免具有至少一个中央处理单元(CPU)和一个或多个图形处理单元(GPU)的异构计算系统中的冷TLB未命中的方法。所述至少一个CPU和所述一个或多个GPU共享公用存储器地址空间并且具有独立的转换后备缓冲器(TLB)。用于将任务从特定CPU卸载到特定GPU的方法包括将所述任务和转换信息发送到所述特定GPU。所述GPU接收所述任务并且处理所述转换信息以便在执行所述任务之前将地址转换数据加载到与所述一个或多个GPU相关联的TLB中。

一种异构计算机系统包括用于利用执行任务或卸载所述任务的至少一个中央处理单元(CPU)以及耦合到所述至少一个CPU的第一转换后备缓冲器(TLB)。还包括能够执行所述任务的一个或多个图形处理单元(GPU)和耦合到所述一个或多个GPU的第二TLB。公用存储器地址空间耦合到所述第一TLB和所述第二TLB并且由所述至少一个CPU和所述一个或多个GPU共享。当将任务从特定CPU卸载到特定GPU时，转换信息包括在所述任务切换中，所述特定GPU在执行所述任务之前将地址转换数据从所述转换信息加载到所述第二TLB中。

附图说明

在下文中将结合以下附图来描述各个实施方案，在附图中类似数字表示类似元件，并且

图1是异构计算机系统的简化示例性框图；

图2是示出根据一些实施方案的任务卸载的图1的框图；

图3是示出根据一些实施方案的用于卸载任务的方法的流程图；以及

图4是示出根据一些实施方案的用于执行所卸载任务的方法的流程图。

具体实施方式

以下详细描述本质上仅仅是说明性的，并且不意图限制本公开或本公开的应用和用途。如本文所使用，单词“示例性”表示“充当实例、例子或说明”。因此，在本文中描述为“示例性”的任何实施方案不一定被解释为比其它实施方案更优选或更有利。本文所述的所有实施方案均为示例性实施方案，其被提供来使得本领域的技术人员能够制作或使用所公开的实施方案并且不限制本公开的范围，本公开的范围由权利要求书限定。此外，本公开不希望受到在前面的技术领域、背景、概述或以下详述中所呈现的或针对任何特定计算机系统的任何明显或隐含的理论的束缚。

在本文件中，关系术语诸如第一和第二等可单独使用以便将一个实体或动作与另一个实体或动作区别开，而并不一定要求或暗示此类实体或动作之间的任何实际的这种关系或次序。序数词诸如“第一”、“第二”、“第三”等仅仅表示多个中的不同个体，并且不暗示任何次序或顺序，除非由权利要求书的语言明确定义。