[发明专利]电解液和向阻挡层上电镀铜的方法

说明书

技术领域

本发明涉及向半导体衬底上电镀铜。更具体而言，本发明涉及用于向呈现出蚀刻的半导体衬底的表面上电镀铜的方法，所述表面覆盖有铜扩散阻挡层。

背景技术

集成电路通常通过在硅晶圆的表面形成有源半导体装置(active semiconductor devices)、特别是晶体管而制造，所述半导体装置通过由填充凹陷进介电层(dielectric layers)中的“槽(trenches)”而获得的亚微米金属互连系统(system of submicron metal interconnections)连接在一起。这些线的宽度通常为约一纳米至数百纳米。

亚微米互连元件通常通过使用镶嵌(Damascène)工艺(参见例如S.Wolf，“Silicon processing for the VLSI Era”，第4卷，(2002)，第671-687页)根据如下步骤顺序而形成：-在硅表面上蚀刻线路；-沉积绝缘介电层(通常由氧化硅或氮化硅构成)；-沉积用来防止铜迁移的阻挡层；-沉积金属铜薄层，称为种子层(seed layer)；-在酸性介质中通过电镀铜来填充槽；以及-通过抛光除去过量的铜。

阻挡层通常阻抗过高，以至于不能通过电化学途径使铜在槽的尺度上均一或均匀地沉积，这主要是由于欧姆降(ohmic drop)现象。阻挡层的高阻抗是材料的高电阻率及所述阻挡层的厚度小的结果。因此，在通过铜电镀进行填充的步骤前，通常需要用被称为种子层的金属铜薄层覆盖阻挡层，以改善待涂覆的衬底在通过电镀进行的填充步骤期间的导电性。事实上，在形成铜种子层步骤之后，常规用于用铜填充槽的铜电镀技术不能用在阻抗衬底(如阻挡层)上。

制造高功率、高存储密度和低耗散的的半导体集成电路(例如计算机芯片)的要求需要减小结构的大小。芯片大小的减小和电路密度的增加进而需要微型化的互连装置。

当槽到达过小的尺寸时，则难以甚至不可能在填充之前沉积铜种子层，这是由于在设备中缺乏足够的空间。例如，如果槽的宽度为20nm的，种子层的厚度不能超过5nm，然而，用于在气相中沉积铜的方法不能沉积足够薄且厚度整齐的层(保形沉积(conformal deposition))。

为了填补越来越薄的互连结构，因此需要具有下述电解液，该电解液能够在阻挡物衬底上保形沉积非常薄的铜种子层。还需要通过提供电解液来去掉种子层的在先沉积，所述电解液能够用铜填充不规则或不连续的种子层，或者甚至能够直接向阻挡层上填充铜。实际上，阻挡层上铜种子层厚度的减小通过将互连元件微型化得以加强。然而，种子层厚度均匀通常是必要的，以便保证在填充步骤期间在整个待金属化的表面上具有恒定的电流密度，从而使得铜沉积质量良好。

本发明尤其发现在集成电路领域中互连元件制造的应用，所述互连元件的尺寸不超过1μm。特别是，本发明发现了向槽和其它小元件(例如小孔(vias))电镀铜的应用，其中，半导体的表面宽度(也称为开口直径(opening diameter))小于200nm。

在现有技术中存在用于三维电子芯片集成所需的硅通孔(through-silicon vias，TSV)金属化的电解液。这些结构比本发明瞄准的亚微米结构要大得多：TSV通常具有10μm至250μm开口直径。用于填充TSV的电解液具有特定的化学性质，并不适合于填充小得多的结构，例如互连线路。

此外，已经观察到用于在槽中电镀铜的常规电解液对于较薄的图案或其中高宽比较高(通常大于2/1)的图案并不起作用(切记，高宽比对应于图案的深度与其在衬底表面上的开口宽度之间的比)。特别地，在填充步骤结束时观察到，这样的槽中所沉积的铜中可形成空隙(viods)，这容易增加阻抗，或者甚至容易引起导电线路断裂，所述导电线路意在由在所述图案中沉积的铜形成。空隙可位于衬底和铜沉积物之间，或位于铜沉积物本身中，所述空隙通常为从槽边缘开始的线性等距(line equidistant)形式。

对该方法的效率和成本价格相结合的抢占一直驱动该行业不断地改善电解液的配方。因此，本申请人已提交关于铜电镀组合物的几个专利申请，所述铜电镀组合物能够在TSV或互连元件的阻挡层上产生种子层。

来自文献WO2007/034116的电镀组合物是已知的，该电镀组合物能够在阻抗阻挡物上产生粘合、保形且均匀的铜种子层沉积。该文献中描述的制剂被设计用于在具有约数十欧姆/平方的电阻率的衬底上生产超薄沉积物，所述沉积物的厚度通常小于20nm。已经观察到，在用铜填充槽的后续步骤期间不能使用这种配方：这是因为空隙或接缝(seams)在用这种类型电解液获得的铜沉积物中出现。