[发明专利]用于管理具有不同高速缓存能力的跨页指令的方法和设备

说明书

具有可高速缓存的第一部分(474)、来自不可高速缓存的页且跨越高速缓冲存储器行的第二部分(475，476)的指令高速缓冲存储器行(457)中的指令被阻止从指令高速缓冲存储器(448)执行。与所述不可高速缓存第二部分相关联的属性(449)是与所述高速缓冲存储器行中的指令的其余部分的属性(470)分开地进行跟踪。如果到达跨页指令用于执行，那么清洗所述跨页指令和跟随的指令且针对至少所述第二部分对存储器做出不可高速缓存请求。一旦接收到所述第二部分，便从保存在先前获取群组中的所述第一部分重构整个跨页指令。以用于未经高速缓冲存储的所获取指令的恰当属性返回所述跨页指令或其部分且可在不高速缓冲存储的情况下执行所述经重构指令。

相关申请案的交叉参考

2012年6月28日申请的标题为“用于跟踪指令高速缓冲存储器中的额外数据许可的方法和设备”的第13/535,398号美国申请案是相关申请案且全文并入本文。

技术领域

本发明大体上涉及用以改善处理具有多种长度的指令的处理器中的效率的技术，并且更确切地说，涉及用于识别跨越可高速缓存与不可高速缓存存储器之间的边界的指令且允许此整个指令与其它可高速缓存指令一起存储在高速缓冲存储器行中的有利技术。

背景技术

许多处理器经设计以执行不同长度的指令，例如8位、16位、32位和64位指令。用于此处理器的程序可含有从可变长度指令集架构中选出的这些不同长度指令的组合。处理器还可具有带有多层级高速缓冲存储器的阶层式存储器配置，且可包含例如指令高速缓冲存储器、数据高速缓冲存储器和系统存储器。指令高速缓冲存储器可经配置以在高速缓冲存储器行中一起存储和存取多个指令。在支持16位和32位指令的处理器架构中，32位指令可在高速缓冲存储器行中未对准地存储。使用16位半字寻址，其前16位半字存储在奇数16位半字地址中的32位指令被视为未对准。举例来说，256位高速缓冲存储器行可存储八个32位指令或十六个16位指令或16位和32位指令两者的组合。具有16位和32位指令的混合的高速缓冲存储器行可具有在两个高速缓冲存储器行之间跨越的最后32位指令。

并且，可使用虚拟存储器系统，其将存储器分割为页，例如4千字节(4k字节)页。在此系统中，在两个高速缓冲存储器行之间跨越的高速缓冲存储器行中的最后32位指令还可能跨越页边界。每一页可被指派不同属性，其可包含(例如)存储在所述页上的信息是否可高速缓存或不可高速缓存。因此，在具有不同长度的混合指令格式的高速缓冲存储器行中，跨越高速缓冲存储器行且跨越页边界分裂的指令可经受冲突的页属性。举例来说，除高速缓冲存储器行中的最后指令外的所有指令可来自具有可高速缓存的属性的第一示范性页，而跨越高速缓冲存储器行和页边界分裂的最后指令可具有指示第一部分可高速缓存而第二部分不可高速缓存的属性。在不影响与分裂最后指令的边界一起识别的高速缓冲存储器行中的大部分指令的性能的情况下，此类冲突可能难以解决。

发明内容

在本发明的几个方面当中，本发明的实施例认识到通过在与分裂最后指令的页边界一起识别的高速缓冲存储器行中存储可高速缓存指令可改善性能。本发明的一实施例认识到存在对管理具有不同高速缓存能力的跨页指令的方法的需要。设定用于指令的终止部分的指示，所述指令是从不可高速缓存指令的第一页获取且以从具有可高速缓存指令的高速缓冲存储器行中的可高速缓存指令的第二页获取的所述指令的开始部分建立，其中所述指令跨越高速缓冲存储器行边界。当在所述所建立高速缓冲存储器行上命中时检测获取管线中的所述指示以将不可高速缓存旗标设定为指示所述指令无法从所述指令高速缓冲存储器执行，其中所述指令经接收但基于所述不可高速缓存旗标而不从所述高速缓冲存储器执行。响应于所述不可高速缓存旗标绕过所述高速缓冲存储器从存储器重获取至少所述指令的所述终止部分以与所述指令的所述开始部分组合，其中所述指令经重构用于执行。