[发明专利]分压电路

说明书

技术领域

本发明涉及分压电路。

背景技术

最先作为分压电路的应用例，利用图1说明在半导体晶圆上制造采用以电阻进行的分压电路的恒压输出电路的情况。

如图1所示，恒压输出电路由基准电压生成电路、放大器、分压电路及输出晶体管构成。恒压输出电路供给恒定的输出电压。在图2示出这里所使用的分压电路的例子。配置与串联连接的电阻1并联的修整用熔丝2。若切断熔丝2，则电流流过并联配置的电阻，分压电路的分压比变化。这样能够以成为期望的电压的方式进行调整。

恒压输出电路在半导体晶圆工艺中制造，但是出现制造上的偏差，因此如果不做任何处理，用于确定低电压输出的大小的基准电压会出现偏差。因此，根据该基准电压的偏差，能够在制造后恰当地调整分压电路的分压比，从而调整基准电压，并将恒压输出电路的输出电压设定为大致恒定。

特别是，近年来要求的从恒压输出电路供给的输出电压的精度越来越高，为±1％或±0.5％。因此，在专利文献1中如图3所示，粗调电路被修整，其后，测定输出电压，对照该测定值对微调电路进行修整，从而使恒压输出电路的输出电压成为高精度。另外，在专利文献2中如图4所示，在基准的电阻Rref的周围依次配置修整用的电阻1R、3R、4R，从而减小制造偏差。

现有技术文献

专利文献

专利文献1：日本特许第4175862号公报

专利文献2：日本特许第3787591号公报。

发明内容

发明要解决的课题

然而，在专利文献1的方法中，由于存在粗调和微调的2次修整工序，所以相应地用于制造的时间变长，会提升制造成本。另外，认为专利文献2的方法中，难以谋求提高精度到近年来要求的水平。

在此，分压电路要求的精度有2种。

首先，第1精度是能以多小的尺度控制分压电路的分压比这一点。例如，在将恒压输出电路的输出电压的误差设为±1％或±0.5％的情况下，需要分压电路的分压比以比它更小的尺度变化。在分压电路的分压比为1000Ω：1000Ω即1：1，并且以1％的误差调整分压比的情况下，需要串联连接的多个10Ω的电阻以及与这些电阻并联连接的熔丝。

接着，第2精度是通过熔丝修整来假定的分压比与做出来的分压比的一致度。以后，将该一致度称为分压比的精度。这依赖于半导体晶圆工艺的制造偏差。为了抑制该制造偏差的影响，分压电路由相同尺寸的电阻构成。将该相同尺寸的电阻称为单位电阻。例如，分压比1：2是由1个单位电阻和串联连接2个单位电阻的电路构成。分压电路的分压比的精度依赖于各自单位电阻的电阻值的相对比。

构成分压电路的电阻通常使用多结晶的多晶硅。多结晶的多晶硅中存在晶界，因此结晶性出现局部偏差。另外，以离子注入形成的杂质的分布出现局部偏差。因此，如果电阻的面积小，则局部偏差的影响变得显著，单位电阻的电阻值的相对比变差。相反地，如果电阻的面积变大，则减轻局部偏差的影响，从而单位电阻的电阻值的相对比变得良好。在此，相对比变差是指1个单位电阻彼此的电阻值的比从理想值1：1偏离。如果从这样的情况想要减小分压电路的大小，从而减小单位电阻的尺寸，则分压比的精度一般会变差。

在近年的半导体集成电路中，因为价格竞争而进行了精细化。然而，按照原样精细化时，分压电路的电阻的面积会变小，局部偏差的影响会变大，分压比的精度变差。作为它的对策，如果增大分压电路的电阻的面积，则分压比的精度会变好，但是制造成本变高。

本发明鉴于上述课题而完成，提供即便面积小，分压比的精度也良好的分压电路。

用于解决课题的方案

本发明为了解决上述课题，采用一种分压电路，具备：多个电阻；以及分别对应于所述多个电阻而设置并且分别控制所述多个电阻的短路的多个短路控制元件，所述分压电路的特征在于，在所述多个电阻之中，电阻值大的电阻通过第一电阻值的第一单位电阻的串联连接或并联连接而构成，电阻值小的电阻通过第二电阻值的第二单位电阻的并联连接而构成，所述第二电阻值小于所述第一电阻值。

发明效果

依据本发明，能得到面积小且精度良好的分压电路。

附图说明

图1是示出恒压输出电路的图。

图2是示出分压电路的示意图。

图3是参考文献1的图。

图4是参考文献2的图。

图5是示出现有的分压电路的图。

图6是表示图5所示的分压电路的分压比的表。

图7是表示构成图5所示的分压电路的各电阻的要求比精度的表。