[发明专利]具有改善的单晶材料使用效率的伪衬底

说明书

本发明涉及包含给定厚度的单晶材料的伪衬底的制造，该单晶材料常见于晶片的形式，并通过单晶锭的生长和晶片化(wafering)步骤获得。

绝缘体上硅或SOI材料是伪衬底的已知实例，因为其包含经氧化硅层与硅基衬底分隔开的表面单晶硅薄层。认为这种复合衬底是伪衬底的原因是：氧化物层在衬底的前侧和后侧之间引入结晶中断，其不能通过常规的锭生长技术和随后的晶片化工艺制造。

使用Smart Cut^TM技术(通过离子注入深度弱化、分子键合、分离，以及任何所需的修整步骤)制造表面层应当具有厚度约为1μm以下的SOI衬底，而使用机械键合和减薄技术获得表面层需要约10μm以上的SOI衬底。两种技术都需要减薄步骤，由此意味着初始施主材料有一定水平的牺牲。此外，两种技术都使用单晶晶片作为初始点。

此种晶片通过切割单晶锭的切片(slice)来制造，随后这些切片通过各种晶片化步骤进行制备。从原材料使用的角度来看，这些步骤昂贵且不是最优化。比如，为了制造500μm厚的晶片，需要至少1mm的切片，这意味着晶片化工艺中损耗了初始原材料的至少一半。

衬底厚度受到机械稳定性极限的约束，该极限是下述的一种极限：当切片或层低于这个极限时，其在单独取用时，例如在随后的元件制造或图案化处理期间可能断裂。这个临界厚度依赖于工艺，依赖于晶片上施加的力(量级可以为数百MPa)和其他导致晶片破裂的可能因素。机械稳定性可以被定义为以100％的可能性或例如仅有低于约30/1,000,000的切片破裂的概率经受工艺处理的能力。在一些应用中，为了最优化最终的元件，在制造工艺结束时对衬底进行减薄甚至可完全去除该衬底。比如，基于GaN衬底的LED应用和用于动力电子设备的SiC基元件需要减薄和/或甚至去除衬底，以改善最终器件的性能。

现有技术中已知的方法使用从单晶锭切取的晶片，然后在元件制造过程结束时减薄或甚至完全去除衬底，因此该方法导致晶片的极大损耗或甚至完全损耗，而上述应用中使用的晶片是由昂贵材料制造的。

EP 1324385 A2描述了通过将SiC或GaN单晶材料的切片组装到操作衬底以获得伪衬底的改良方法。从SiC单晶锭切取500μm厚度的初始切片，然后进行抛光，随后将抛光侧附接至操作支撑体上。需要进行抛光以使SiC材料和操作支撑体之间能够分子键合。然后组件再次进行抛光，以改善表面区域的结晶品质。施主伪衬底然后可以用于随后的方法步骤。在GaN的情况下，100μm到200μm厚的GaN单晶锭层通过Smart Cut^TM技术进行转移，并且通过分子键合而与操作支撑体附接。

尽管这种方法与自晶片开始的已知工艺相比，已经可以损耗更少材料，但是，昂贵材料的使用仍然没有最优化，并且表面处理步骤损耗了高价材料。

因此，半导体工业中需要在使用伪衬底时提供更有效的使用昂贵单晶材料的方式。

本发明目的通过下述伪衬底的制造方法而实现，该方法包括以下步骤：提供单晶锭，提供操作衬底，从单晶锭切取薄切片(thin slice)，并将薄切片附接至操作衬底以形成伪衬底。依据本发明，薄切片的厚度大致等于或小于临界厚度，在低于该临界厚度时，切片在单独取用时将不再是机械稳定的。

本发明能够实现伪衬底或伪衬底的制造，并且能够从其制造的初始步骤开始改善单晶材料的使用。与通常使用的方法相比，本发明的主要区别和优点是，本发明不需要使用经修整的晶片(其随后使用层转移技术如Smart Cut^TM进行减薄)或晶片级的抛光步骤，因为本发明的方法使用直接从晶锭切取的、具有最优化厚度的材料，而无需进行额外的晶片化处理步骤。

此外，依据本发明，可从单晶锭切取(通常为锯得)厚度比常规方法切取的切片小至少两倍以上的切片。特别地，本发明能够将切片的厚度减小至大致为其自身机械稳定性的临界厚度，甚至低于该临界厚度。由于临界厚度依赖于用于切取单晶锭薄切片的工艺，依赖于晶锭上施加的力(量级可以为数百MPa)和导致切片破裂的其他可能因素，薄切片的机械稳定性还可以被定义为在切片单独取用时以100％的可能性或例如仅有低于约30/1,000,000切片破裂的概率经受切割或锯割处理的能力。机械稳定性通过处理或支撑衬底提供。任何随后的图案化或制造步骤可因此直接在伪衬底的单晶薄切片上或其中而不是标准晶片上实施。