[发明专利]等离子体处理方法和等离子体处理装置

说明书

技术领域

本发明的各个技术方案和实施方式涉及等离子体处理方法和等离子体处理装置。

背景技术

在半导体的制造工艺中，广泛地采用等离子体处理装置用于实施以薄膜的堆积或蚀刻等为目的的等离子体处理。作为等离子体处理装置，可列举出例如用于进行薄膜的堆积处理的等离子体CVD(Chemical Vapor Deposition：化学气相沉积)装置、用于进行蚀刻处理的等离子体蚀刻装置等。

等离子体处理装置具备例如：划定等离子体处理空间的处理容器、在处理容器内设置被处理基板的试样台、以及用于向处理室内导入等离子体反应所需的处理气体的气体供给系统等。另外，为了将处理室内的处理气体等离子体化，等离子体处理装置具备：供给微波、RF波等电磁能量的等离子体生成机构、以及用于向试验台施加偏压且将等离子体中的离子向着设置于试样台上的被处理基板加速的偏压施加机构等。

然而已知，等离子体处理装置中，在场效应晶体管(FET：Field effect transistor)用的接触孔开口时，对硅化物膜的表面形成有氧化硅膜或氮化硅膜的被处理基板进行蚀刻。关于该点，例如专利文献1公开了：将硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板配置于等离子体处理空间，面向作为基底的硅化镍膜蚀刻被处理基板。

现有技术文献

专利文献

专利文献1：日本特开2010-80798号公报

发明内容

发明要解决的问题

然而，现有技术中存在如下问题：有被处理基板的蚀刻特性经时劣化(变化)的担心。即，现有技术中，面向作为基底的硅化镍膜对被处理基板进行蚀刻的情况下，有时硅化镍膜自身被蚀刻。因此，现有技术中有如下担心：由被蚀刻的硅化镍膜产生的含镍物累积附着于面向等离子体处理空间的各种部件上，等离子体处理空间内的等离子体密度变化，结果被处理基板的蚀刻特性经时劣化(变化)。

用于解决问题的方案

本发明的一个技术方案的等离子体处理方法为等离子体处理装置中的等离子体处理方法。等离子体处理方法包括：第1工序、第2工序和第3工序。第1工序：向等离子体处理空间供给含氟气体，使用前述含氟气体的等离子体对在硅化镍膜的表面形成有氧化硅膜或氮化硅膜的被处理基板，进行蚀刻。第2工序：向前述等离子体处理空间供给含氢气体，使用前述含氢气体的等离子体对前述第1工序后附着于表面面向前述等离子体处理空间而配置的部件的含镍物进行还原。第3工序：向前述等离子体处理空间供给含氧气体，使用前述含氧气体的等离子体将前述含镍物通过前述第2工序而被还原得到的镍去除。

发明的效果

根据本发明的各个技术方案和实施方式，实现能够抑制被处理基板的蚀刻特性的经时劣化(变化)的等离子体处理方法和等离子体处理装置。

附图说明

图1是表示一个实施方式的等离子体处理装置的结构概略的纵向剖视图。

图2是表示使用一个实施方式的等离子体处理装置进行蚀刻的晶圆的结构例的图。

图3是用于说明上部电极的电极板附着了含镍物时的晶圆的蚀刻特性的经时劣化(变化)的机理的说明图。

图4A是表示在上部电极的电极板上附着含镍物的模型例的图。

图4B是表示在上部电极的电极板上附着含镍物的模型例的图。

图5A是表示本实施方式的等离子体处理的模型例的图。

图5B是表示本实施方式的等离子体处理的模型例的图。

图5C是表示本实施方式的等离子体处理的模型例的图。

图6是表示实施例的等离子体处理的流程图的图。

图7是用于说明本实施方式的等离子体处理方法带来的效果的图(其1)。

图8是用于说明本实施方式的等离子体处理方法带来的效果的图(其2)。

具体实施方式

以下，参照附图对各实施方式进行详细地说明。需要说明的是，在各附图中，对于相同或相当的部分标注相同的符号。