[发明专利]用于SKEIN256SHA3算法的处理器、方法、数据处理系统和设备

权利要求书

1.一种处理器，包括：

指令解码器，所述指令解码器用于接收并解码第一指令，所述第一指令作为单条指令用于执行第一SKEIN256MIX-PERMUTE操作，所述第一指令具有：操作码；第一操作数，指示与用于存储多个奇数字的第一存储位置相关联的第一地址；第二操作数，指示与用于存储多个偶数字的第二存储位置相关联的第二地址；以及第三操作数，指示与第三存储位置相关联的第三地址；以及

第一执行单元，所述第一执行单元被耦合到所述指令解码器，响应于从所述指令解码器接收到经解码的第一指令，所述第一执行单元用于：

从所述第一地址获取所述奇数字；

从所述第二地址获取所述偶数字；

基于所述奇数字和所述偶数字，使用从所述第三操作数所指示的第三存储位置处获取的第一循环值来执行多轮所述第一SKEIN256MIX-PERMUTE操作以生成多个新的奇数字；以及

将所述新的奇数字存储到所述第一地址中。

2.如权利要求1所述的处理器，其特征在于，所述第一和第二操作数是128位寄存器。

3.如权利要求2所述的处理器，其特征在于，作为源的所述第一操作数将字1存储在较高的64位中，并且将字3存储在较低的64位中。

4.如权利要求2所述的处理器，其特征在于，作为源的所述第二操作数将字0存储在较高的64位中，并且将字2存储在较低的64位中。

5.如权利要求2所述的处理器，其特征在于，作为目的地的所述第一操作数将新的字3存储在较高的64位中，并且将新的字1存储在较低的64位中。

6.如权利要求1所述的处理器，其特征在于，进一步包括第二执行单元，所述第二执行单元被耦合到所述指令解码器，响应于具有第四操作数、第五操作数和第六操作数的第二指令，所述第二执行单元用于：基于从所述第四操作数所指示的第四存储位置处获取的偶数字和从所述第五操作数所指示的第五存储位置处获取的奇数字，使用从所述第六操作数所指示的第六存储位置处获取的第二循环值来执行多轮第二SKEIN256MIX-PERMUTE操作；并且将新的偶数字存储在所述第四存储位置中。

7.如权利要求6所述的处理器，其特征在于，所述第四和第五操作数是128位寄存器，并且其中，作为目的地的所述第四操作数将新的字0存储在较高的64位中，并且将新的字2存储在较低的64位中。

8.一种方法，包括：

由处理器的指令解码器接收并解码第一指令，所述第一指令作为单条指令用于执行第一SKEIN256MIX-PERMUTE操作，所述第一指令具有：操作码；第一操作数，指示与用于存储多个奇数字的第一存储位置相关联的第一地址；第二操作数，指示与用于存储多个偶数字的第二存储位置相关联的第二地址；以及第三操作数，指示与第三存储位置相关联的第三地址；以及

响应于接收到所述第一指令，

从所述第一地址获取所述奇数字；

从所述第二地址获取所述偶数字；

由所述处理器的第一执行单元基于所述奇数字和所述偶数字，使用从所述第三操作数所指示的第三存储位置处获取的第一循环值来执行多轮所述第一SKEIN256MIX-PERMUTE操作以生成多个新的奇数字；以及

将所述新的奇数字存储到所述第一地址中。

9.如权利要求8所述的方法，其特征在于，所述第一和第二操作数是128位寄存器。

10.如权利要求9所述的方法，其特征在于，作为源的所述第一操作数将字1存储在较高的64位中，并且将字3存储在较低的64位中。

11.如权利要求9所述的方法，其特征在于，作为源的所述第二操作数将字0存储在较高的64位中，并且将字2存储在较低的64位中。

12.如权利要求9所述的方法，其特征在于，作为目的地的所述第一操作数将新的字3存储在较高的64位中，并且将新的字1存储在较低的64位中。